简易加减计算器数电课程设计.pdf

简易加减计算器 ---数电课程设计 学 院：计算机学院 专业班级： 姓 名： 学 号： 2014.1.9 目录 一、引言 ................................................. 3 二、设计要求 ............................................. 3 三、设计目的 ............................................. 3 四、正文 ................................................. 4 （一）总体设计 ........................................ 4 （二）部分电路设计 .................................... 6 （三）电路图的仿真及检测 .............................. 9 五、课程设计小结 ........................................ 10 六、参考文献 ............................................ 11 七、附录 ................................................ 11 一、一、 引言引言 这次数电课程设计利用的是纯硬件， 以前曾经用单片机加上编程实现过简单的计算器功能，觉得实现起来比较简单，做过这个课程设计之后，发现硬件电路也好强大，不用任何软件的程序辅助，靠纯逻辑就能实现，所以觉得逻辑器件是件神奇的东西， 同时也发现对他的操作并不简单， 一旦逻辑关系搞错， 输出结果就不对了。

所以连接电路时特别小心 二二、、设计要求设计要求 1、用于两位以下十进制的加减运算 2、以合适方式显示输入数据及计算结果 3、设计要求被减数大于或等于减数 三三、设计目的、设计目的 1、综合运用相关课程中所学到的知识去完成设计课题 2、熟悉常用芯片和电子器件的类型及特性，掌握合理选用器件的原则 3、学会电路的设计与仿真 4、通过查阅手册和相关文献资料，培养学生独立分析和解决问题的能力 5、培养严肃认真的工作作风和严谨的科学态度 6、能自己熟练连接实现逻辑电路 7、掌握基本逻辑式的化简 8、熟悉集成电路的引脚安排 9、掌握 Multisim 的基本用法 10、掌握 74LS283N 芯片的逻辑功能和译码显示器的使用方法 四四、、正文正文 （一）（一） 总体设计总体设计 1、设计电路原理 本计算器可以实现简单的十位以内的加减法，设计的基本思路如下： 图 1 先利用单刀双掷开关将加数（减数）与被加数（被减数）置入，然后通过将加数（减数）通过异或门进行逻辑组合，再通过 74LS283N 实现 8421 码的转换，最后接上 7 段数码管显示结果 2、设计思路 如图 1 所示 第一步 置入两个四位二进制数。

例如（1001）2,（0011）2 和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数 9，3 和 5，8 第二步 通过开关选择加（减）运算方式； 第三步 若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算； 第四步 前面所得结果通过另外两个七段译码器显示即： 若选择加法运算方式，则（1000）2+（0110）2=（1110）2 十进制 8+6=14 并在七段译码显示器上显示 14 置数 开关选择运算方式 加法运算电路 减法运算电路 译码显示计算结果 显示所置入的两 个一位十进制数 若选择减法运算方式，则（0101）2-（1000）2=（10011）2 十进制 5-8= -3 并在七段译码显示器上显示-3 3、运算方案 方案一 通过开关 J1-J8 接不同的高低电平来控制输入端所置的两个一位十进制数，J1-J4 控制第一个数 A，J5-J8 控制第二个数 B，译码显示器 U12 和 U13 分别显示所置入的两个数数 A 直接置入四位超前进位加法器 74LS283N 的 A4-A1 端，74LS283的 B4-B1 端接四个 2 输入异或门。

四个 2 输入异或门的一输入端同时接到开关 J9上，另一输入端分别接开关 J5-J8，通过开关 J5-J8 控制数 B 的输入当开关 J9接低电平时，B 与 0 异或的结果为 B，通过加法器 74LS283 完成两个数 A 和 B 的相加当开关 J1 接高电平时，B 与 1 异或的结果为 B 非,置入的数 B 在 74LS283 的输入端为 B 的反码，且 74LS283 的进位信号 C0 为 1，其完成 S=A+B（反码）+1，实际上其计算的结果为 S=A-B 完成减法运算由于译码显示器只能显示 0-9，所以当A+B>9 时不能显示，我们在此用另一片芯片 74LS283 完成二进制码与 8421BCD 码的转换，即 S>9（1001）2 时加上 6（0110）2，产生的进位信号送入译码器 U14 来显示结果的十位，U15 显示结果的个位由于减法运算时两个一位十进制数相减不会大于 10，所以不会出现上述情况，用一片芯片 U15 即可显示结果 方案二 由两异或门、两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现， 将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”， 就组成了一个可实现四位二进制数并行相加的逻辑电路。

通过在全加器电路中再接入两个反相器可组成一个全减器， 实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路 在两组电路置数端接开关控制置数输入加法还是减法运算电路， 电路输出端接LED 灯显示输出结果，输出为五位二进制数 通过对两种方案的比较，为实现设计要求，首先在不计入数码管所需芯片的 情况下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的几率大大增加，而且耗费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现 其次，方案二采用串行进位和借位的方式来实现四位逻辑加减运算，任意一位的逻辑运算必须在前一位的运算完成之后才能进行，相较而言运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的， 每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多 综上所述， 方案一较方案二更加优秀， 不仅电路简单而且运算速度更快， 所以，这里采用方案一 （（二）部分电路设计二）部分电路设计 1、加法电路的实现 用两片 4 位全加器 74LS283N 和门电路设计一位 8421BCD 码加法器。

由于一位8421BCD 数 A 加一位数 B 有 0 到 18 这十九种结果而且由于显示的关系当大于 9的时候要加六转换才能正常显示， 所以设计的时候 S>9 （1001） 2 时要加上 6 （0110）2并有以下真值表： 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 2 0 0 0 1 1 0 3 0 0 1 0 0 0 4 0 0 1 0 1 0 5 0 0 1 1 0 0 6 0 0 1 1 1 0 7 0 1 0 0 0 0 8 0 1 0 0 1 0 9 0 1 0 1 0 1 10 0 1 0 1 1 1 11 0 1 1 0 0 1 12 0 1 1 0 1 1 13 需要装换 0 1 1 1 0 1 14 0 1 1 1 1 1 15 1 0 0 0 0 0 16 1 0 0 0 1 0 17 1 0 0 1 0 0 18 1 0 0 1 1 0 19 无关项 1 0 1 0 0 0 20 1 0 1 0 1 0 21 1 0 1 1 0 0 22 1 0 1 1 1 0 23 1 1 0 0 0 0 24 1 1 0 0 1 0 25 1 1 0 1 0 1 26 1 1 0 1 1 1 27 1 1 1 0 0 1 28 无关项 1 1 1 0 1 1 29 1 1 1 1 0 1 30 1 1 1 1 1 1 31 表 1 由前 16 项得： 1323012301230123012301230123SSSSSSSSSSSSSSSSSSSSSSSSSSSSY 即： U1 输出端若有大于 9 的数， 则会产生进位信号， 使 U2 最后的结果做加六处理。

由后 10 项得： 1OYC 即：U1 的输出若大于 15，则会自动产生进位信号 由以上两式得 3231OYCS SS S由于用与非门比较方便所以我们选用了与非门电路有以下两种选择： (1)443424434244342Y=C +S S +S S =C +S S +S SCS SS S(2)443424434244342Y=C +S S +S S =C +S S +S SCS SS S但由于（1）方式简单所以我们选用了（1）方式得到了如下的理论图: 其中六反相器的输出即为上步推导出的4434244342Y=C +S S +S S =C +S S +S S 图 2 加法电路 2、减法电路的实现 该电路功能为计算 A-B若 n 位二进制原码为 N 原，则与它相对应的补码为 N 补=2n-N 原，补码与反码的关系式为 N 补=N 反+1，A-B=A+B 补-2n=A+B 反+1-2n因为 B⊕1= B 非，B⊕0=B，所以通过异或门 74LS86N 对输入的数 B 求其反码，并将进位输入端接逻辑 1 以实现加 1，由此求得 B 的补码加法器相加的结果为：A+B 反+1。

由于2n=16=(10000)2,相加结果与2n相减只能由加法器进位输出信号完成 当进位输出信号为 1 时， 它与2n的差为 0； 当进位输出信号为 0 时， 它与2n差值为 1，同时还要发出借位信号 因为设计要求被减数大于或等于减数， 所以所得的差值就是 A-B 差的原码，借位信号为 0 图 3 减法电路 （三）（三） 电路图的仿真电路图的仿真及检测及检测 图 4 加法显示电路 图 5 减法显示电路 五五、、课程设计小结课程设计小结 通过这次课程设计，加强了我们动手、思考和解决问题的能力在整个设计过程中，经常会遇到这样那样的情况，就是心里老想着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多我做课程设计的同时也是对课本知识的巩固和加强， 由于课本上的知识太多， 平时课间的学习并不能很好的理解和运用各个元件的功能， 而且考试内容有限， 所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识尤其学习软件 Multisim，除了可以提高仿真能力、综合能力和设计能力外，还可进一步提高实践能力 初步掌握一种电子电路计算机辅助分析和设计软件对学习模拟电子技术基础课很有必要。

对我们而言，知识上的收获重要，精神上的丰收更加可喜挫折是一份财富，经历是一份拥有这次实习必将成为我人生旅途上一个非常美好的回忆！ 这次课程设计终于顺利完成了， 在设计中遇到了很多专业知识问题， 最后在老师的辛勤指导下， 终于迎刃而解 同时， 在老师的身上我们学也到很多实用的知识，在次我们表示感谢！ 同时， 对给过我帮助的所有同学和各位指导老师再次表示忠心的感谢！ 六六、、参考文献参考文献 [1] 杨颂华.数字电子技术基础（第二版）.西安电子科技大学出版社，2009. [2] 江捷,马志诚.数字电子技术基础.北京工业大学出版社，2。