讲座之一PD芯片知识培训ppt课件.ppt

PIN PD PIN PD 芯片知识芯片知识培训内容培训内容ßPD芯片基本理论芯片基本理论ßPD 芯片设计说明芯片设计说明 ß PD芯片工艺流程芯片工艺流程ßPD芯片参数及测试芯片参数及测试 ßPD芯片检验芯片检验 ß结束语结束语 1、什么是、什么是PD芯片？芯片？PD——Photo   Devices       光电探测器光电探测器      Photo   Dioder         光电二极管光电二极管2、为什么要做、为什么要做PD芯片？芯片？光光纤纤通通信信均均采采用用光光谱谱很很窄窄的的单单色色光光源源，，要要求求所所采采用用的的检检测测器器具具有有波波长选择性，因此系统的检测器都采用光子器件长选择性，因此系统的检测器都采用光子器件3、、PD所探测的波长所探测的波长                  λ=1.3μm                  λ=1.55μm   4、、PD图示方法图示方法PNß6.1PD的工作原理ß 平衡状态下的PN结：P型N型半导体交界面将发生载流子的扩散运动达到平衡时形成空间电荷区，形成内建电场Ei以及接触势垒Vd，Vd Ei的存在阻止了多数载流子向对方扩散，达到了动态平衡。

ß6.2光照时节 ß 当光波照射到PN结上，光子就会产生电子空穴时，光生载流子的运动同样在结区形或电场Ei，和电压Vp，而Vp和Ep的方向和极性正好与Vd和Ei相反起削弱电场Vd和Ei的作用，当外界光照是稳定的将PN结西端用导线连接，串入电流计就能读出光电流Ip.ß6.3外加电时ß反向偏置的P—N结ß 零偏下的PN结，当以适当的能量光照射PN结使光生电场E=Ei-Ep=0即Ei已被削减为零耗尽区不存在这时光生载流子虽仍在P-N中产生但无电场引导和加速在杂乱的扩散过程中，大部份光生空穴和光生电子相继复合而消失不能形成外部电流 ßA、零偏置有大弊端ß ①器件的响应率很差且很易饱和ß ②依靠扩散动动形成的光电流响应速度很慢ß B、 PN结上加反向偏置电压ß 势垒Vd+V高度增加，耗尽区宽度W加宽响应率和响应速度都可以得到提高7、、PIN光电二极管光电二极管PN结结器器件件：：结结构构简简单单；；暗暗电电流流降降低低困困难难，，无无法法提提高高响响应率；稳定性差应率；稳定性差PIN器件：器件：当当器器件件处处于于反反偏偏置置状状态态时时电电源源在在PN结结中中形形成成电电场场E与与内内建电场建电场Ei同方向，合成结电场同方向，合成结电场Ej=E+Ei使使耗耗尽尽区区W显显著著地地展展宽宽，，再再加加本本征征i层层具具有有极极高高的的电电阻阻值值，，已已接接近近绝绝缘缘体体，，耗耗尽尽区区在在整整个个i区区内内延延伸伸。

给器件带来三个优点给器件带来三个优点A、、I区区较较P区区厚厚，，入入射射光光能能在在较较宽宽的的范范围围内内激激发发出出载载流流子，因而提高了器件的响应率子，因而提高了器件的响应率B、、 整整个个I区区较较有有电电场场，，光光生生载载流流子子获获得得较较扩扩散散速速度度快快得得多多的的漂漂移移速速度度奔奔向向电电极极形形成成外外部部电电流流，，因因响响应应度度提提高了C、耗尽区拉宽，使结电容减小，有利于高频响应耗尽区拉宽，使结电容减小，有利于高频响应 SiNxCr-AuZn扩散SiNxn--InP顶层n--InGaAs吸收层n+-InP缓冲层n+-InP衬底AuΦ300μm1．前言．前言    随随着着光光电电子子技技术术的的高高速速发发展展，，对对光光电电探探测测器器的的可可靠靠性性提提出出了了越越来来越越高高的的要要求求器器件件是是否否能能长长期期稳稳定定可可靠靠地地工工作作，，成成为为光光电电探探测测器器件件的的设设计计、、制制造造所所要要解解决决的关键问题之一的关键问题之一2.    芯片结构设计芯片结构设计图1．Φ300μm芯片结构图 ≤1×1016/cm30.8～1µm 0.9-11<5×1015/cm3 2.0～2.5µm≥1×1018/cm3 350µmhυCr/AuIn0.53GaAs0.47    n-InP   nInP(sub) n+图图1   Φ55μm芯片结构图芯片结构图InP   P2．1  采用原子面密度最小的（100）——InP做衬底，以降低界面态；采用掺硫衬底，因为硫在InP中有明显的抑制做用。

2．2 在衬底与吸收层之间生长的非掺杂InP缓冲层,以阻挡外延生长过程中衬底硫反扩散对有源层造成的污染,并实现衬底与吸收层之间的晶体过度,减少晶体缺陷2.3  在窄带隙In0.53Ga0.47As（Eg0.47ev）吸收层上生长一层宽带隙InP顶层（Eg1.35ev），InPInGaAs异质结势垒将有效地控制少数载流子扩散电流的产生宽带隙材料与表面钝化膜之间存在较大的势垒，电子和空穴不易由半导体注入到介质膜中，能够稳定暗电流参数2.4  采用双层钝化膜平面结构，较之台面结构其稳定性更好2.5  P面采用延伸电极，避免了因键合应力直接施加在Pn结及有源区上产生新的晶体缺陷以及由此造成的结构退化3002020560560552020380380                                                                        光敏面尺寸：55m               光敏面尺寸：300m                                                                                                                                  图2．一次版图          考虑到经环境应力及机械应力试验后光纤仍对准光敏面，我们对光敏面进行了设计，保证了光敏面对光全接收，又有一定的藕合容量，并能避免光纤离光敏面太近而带来的弊端             芯片版图设计芯片版图设计               2025380380                             300二次版图                                        55二次版图                                                                                                                                                     图3二次版图     二次版用来确定P面电极孔尺寸。

为了防止P面金属电极中的Au原子在一定温度下沿钝化膜与半导体界面横向迁移，以及沿膜针孔向结扩散而造成短路或暗电流参数不稳定，在扩散掩膜上再设计了一层钝化膜，采用二次光刻技术刻出小于第一次扩散窗口的P面电极环，以达到保护结的目的   由于PN结的横向扩展，结离金属电极边缘的实际距离起到了保护结的作用   二次版图2020320560560300                      55二次版图                                                55二次版图                                                       图4．三次版图       三次版图为P面电极图形，电极材料为Cr-Au，它由光敏面电极及延伸电极组成光敏面电极要大于二次版电极环尺寸，延伸电极是为了避免键合应力直接施加在光敏面上而设计的由于它延伸到介质膜上面，将附加一个MOS电容，因此不宜过大延伸电极的尺寸为60m，是为金丝球焊设计的（焊点一般为60～70m）延伸条的宽度不能太窄，否则电流密度过大将引起电迁移或断裂失效。

一般情况下Cr—Au的电流密度1×106Acm2、平均环境温度在195℃时，电极条的平均寿命可达13500h在实际应用中，探测的光功率远小于8mW，而且最高工作温度为100℃，因此电极条设计完全能满足稳态工作寿命10000h的要求.三次版图三次版图20203803802020560560300  4. 工艺设计工艺设计 4．．1 基片材料设计基片材料设计 衬底晶向设计为（衬底晶向设计为（100） （（100））晶晶面面的的界界面面态态密密度度最最小小，，而而且且与与其其它它晶晶向向相相比比，，便便于于划划片片或或解解理理，，因因此此 可可避避免免由此给管芯带来的晶格损伤由此给管芯带来的晶格损伤 设计的衬底掺杂元素为（设计的衬底掺杂元素为（S） 硫硫有有明明显显抑抑制制位位错错的的作作用用，，在在相相同同的的掺掺杂杂浓浓度下，位错密度可低度下，位错密度可低0.5～～1个数量级个数量级 要要求求衬衬底底位位错错密密度度越越低低越越好好但但鉴鉴于于国国内内目目前前 n—InP位位 错错 密密 度度 的的 最最 好好 水水 平平 就就 是是5×103cm 2因此设计此参数。

因此设计此参数 厚度：厚度：340 10 m；； 表表面面：：无无波波纹纹，，无无腐腐蚀蚀坑坑，，表表面面平平整整、、光光亮 4．．2 外延层设计外延层设计4．．2.1 InGaAs层吸收层厚度设计：层吸收层厚度设计：2.0～～2.5 m；；  器器件件的的光光学学参参数数及及频频响响性性能能要要求求I层层的的设设计计厚厚度度为为 2 m,而而试试验验结结果果表表面面P+区区厚厚度度(含含InP顶顶层层) 1.0 m时时,pn结结受受表表面面效效应应的的影影响响较较小小,器器件件的的击击穿穿特特性性及及暗暗电电流流参参数数的的稳稳定定性性都都比比较较好好，，而而且且响响应应度度高高则则InGaAs层层的的厚厚度度设设计为：计为：2.0～～2.5 m载流子浓度设计：载流子浓度设计： 2 1015CM-3  InGaAs层层的的载载流流子子浓浓度度与与器器件件的的隧隧道道效效应应即即齐齐纳纳击击穿穿有有关关系系，，尽尽管管器器件件在在较较低低偏偏置置下下工工作作，，但但由由于于InGaAs材材料料的的带带隙隙较较窄窄（（0.75 V）），，如如果果载载流流子子浓浓度度过过高高，，同同样样将将产产生生隧隧道道效效应应，，导导致致漏漏电电增增大大。

考考虑虑到到器器件件是是在在低低电电场场下下工工作作的的PIN器器件件，，并并兼兼顾顾目目前前的的工工艺艺水水平平，，我我们们设设计计InGaAs层层的的载载流流子子浓浓度度为为1 1015CM-3，，所所产产生生的的隧隧道效应电流应该是很小的道效应电流应该是很小的4．．2.2   InP顶层层厚：顶层层厚：0.5～～1.0 m   该该层层是是为为抑抑制制少少子子扩扩散散电电流流和和降降低低表表面面漏漏电电流流而而设设计计的的，，其其带带隙隙Eg=1.35ev，， =1.3 m(InP)  根根据据试试验验结结果果，，层层厚厚 0.5 m就就抑抑可可达达到到设设计计目目的的但但受受扩扩散散掩掩膜膜的的限限制制，，层层厚厚不不宜宜 1. 5 m因因此此我我们们设设计计该该层层的的厚厚度度为为0.5～～1 m，，则则总的总的P+区（扩散层）厚度为区（扩散层）厚度为1.2~1.5 m              该该层层虽虽然然不不是是器器件件的的有有源源层层，，但但作作为为表表面面层层，，表表面面形形貌貌也也应应较较好好其其表表面面形形貌貌，，表表面面状状态态的的好好坏坏，，一一方方面面与与工艺条件有关，更主要的是取决与晶体的匹配情况。

工艺条件有关，更主要的是取决与晶体的匹配情况4．3  表面钝化膜设计           器件表面钝化要求它的钝化膜最主要应具备两种功能，其一，为使半导体表面稳定，要求钝化膜中可动和固定电荷少，界面态和陷阱低；其二，它要求钝化膜具有阻挡和束缚杂质离子的作用通过摸底试验，我们认为钝化膜是造成器件在稳态工作寿命（高温—反偏）试验中 失效的主要因素膜的材料类型，制作工艺以及制作质量强烈地影响着暗电流参数的稳定性低温PECVDSiNX膜具有良好的阻挡杂质的功能，而且稳态工作寿命试验后器件的暗电流参数稳定但从可靠性角度出发，我们设计芯片的第一层表面钝化膜为PECVD SiNX在第一层SiNX上面叠加第二层SiO2作为表面钝化层,其作用是进一步阻挡或隔离外界杂质及环境对结的侵蚀,以及防止P面金属电极的Au原子在一温度下向PN结横向迁移从而造成暗电流不稳定及PN结短路等(见二次版图设计)     则两次膜总厚度为1.30～1.40m         4.3.1     耐压强度用现有的PECVD工艺制作的膜，其耐压为6106V/cm，若膜厚为1.30～1.40m，耐压强度则为165～192V。

芯片工作电压的最大额定值为-10V，而且器件的击穿电压均60V左右，因此设计指标完全能满足要求 4.3.2折射率1.85～2.0折射率反映了膜的致密程度及化学组份，它与淀积条件密切相关PECVD SiN膜的折射率一般在1．8～2.1之间实验中我们发现折射率越高，膜越容易龟裂，因此我们将容易生产龟裂的第一层SiN膜折射率设计为1.85～1.9,不易裂且起钝化作用.由于SiN与InP的热膨胀系数不一致，界面产生的应力较大，尤其是PECVD SiN摸呈现压缩应力，在高真空闭管扩散中，膜稍厚就会因应力造成龟裂而失去掩膜作用因此在设计最佳厚度时应考虑此因素，我们设计SiN掩膜厚度为0.08～0.12m 4.Zn扩散     采用平面Zn扩散工艺制作pn结，扩散杂质为ZnZn的扩散速率很快，并且在闭管扩散中行为也很复杂，它强烈地依赖于扩散工艺条件，尤其是对封管内的磷量多少很敏感因此，尚未见到Zn在InP、InGaAs中扩散系数的确切数据我们只能根据试验数据来推算扩散掩膜所需的厚度        杂质质Zn 在有源层中扩散都服从规律，其扩散深度也具有同样的表达方式：                                       Xj=ADt                    式中,Xj:杂质的扩散深度;                      A:系数,与InP的表面浓度有关；                      D：扩散系数；                       t：扩散时间。

 5. P面电极面电极材料：材料： Cr/ Au 总厚度：总厚度：0.25～～0.35 mCr作作为为势势垒垒层层处处于于p-InGaAs和和Au之之间间，，可可阻阻挡挡Au向向半半导导体体内内迁迁移移另另外外，，Cr与与SiN膜膜有有很很强强的的粘粘附附性性，，有有利利于于延延伸伸电电极极的的制制作作，，并并且且Cr/ Au  P面面接接触触的的正正向向电电压压降降VF 1.0V（（1mA下下）），，符符合合器器件件参参数数要要求求因因此此，，我我们们设设计计P面面接接触触为为Cr/ Au系系统统考考虑虑到到太太厚厚的的Cr层层不不易易于于光光刻刻，，我我后后设设计计Cr层层厚厚度度为为0.05～～0.08 m，，Au层层厚厚度度设设计计为为0.25～～0.35 m，主要是有利于压焊金丝引线主要是有利于压焊金丝引线                6. n面电极面电极 材料：材料：Au；；总厚度：总厚度：0.15～～0.2 m目目的的是是为为了了实实现现欧欧姆姆接接触触和和芯芯片片烧烧结结的的牢牢固固性性半导体芯片的压焊半导体芯片的压焊 1.3 PD芯片工艺路线淀积淀积SiN和和SiO2复合钝化复合钝化膜膜一次光刻一次光刻扩散区扩散区Zn扩扩散散淀淀 积积 增增 透透 膜膜二次光刻二次光刻引线孔引线孔蒸发蒸发Cr/Au三次光刻三次光刻压焊点压焊点背面磨背面磨抛减薄抛减薄背面蒸发背面蒸发Au合金合金中测中测划片划片分选合格分选合格品品高温存高温存贮贮QA抽样抽样测试测试入库入库光敏面积直径（光敏面积直径（µm））ф55ф75ф300击穿电压（击穿电压（V））（（10uA））最小值最小值303030典型值典型值504537 暗电流（暗电流（nA））（（-5V））最小值最小值   典型值典型值0.10.32.0最大值最大值1．．01．．03.5正向电压降（正向电压降（V））（（1mA））最小值最小值   典型值典型值0.90.80.6最大值最大值1.20.90.72.12.1主要技术参数主要技术参数  测试环境、测试工艺条件1  测试环境1.1 相对湿度 45~55%1.2 环境温度 22℃±3℃2  测试工艺条件                                                             2.1 暗电流ID：            VR=5V2.2反向击穿电压VBR：      IR=10µA2.3正向压降VF：           IF=1mA 2.4 响应度Re：   λ=1.3µm           VR=5V  PD芯片测试要求  反向击穿电压VBR测试反向击穿电压VBR是PD芯片的极限参数。

  定义：在规定通过PD芯片反向电流IR=10µA时，加在两极间所产生的电压降为PD芯片的反向击穿电压测试步骤:        校正仪表零位，在XJ4810型图示仪上设定IR=10µA的规定值，调节恒流源IR=10µA时，在显示屏I-V曲线上读出加在PD芯片两端的反向击穿电压VBR值  暗电流ID测试:   定义：暗电流测试是在无光照下，PD芯片两端加规定的VR=5V反向偏置电压时，PD芯片中流过的电流                 2.3质量考核条件 2.3.1高温存贮：温度：+125℃ 时间：96hr 气氛：充N2保护 2.3.2电老化:11111111111111111 温度： ±175℃ 时间：16 hr 偏置：-10V气氛：N2 2.2质量考核条件 2.2.4压焊点拉力试验: （非破坏性） 金丝直径：ф18µm 芯片规格芯片规格拉力（拉力（g））ф55>1.2gф300>2gInGaAs/InP PIN PD芯片光刻工艺检验规范芯片光刻工艺检验规范1、检验内容、检验内容    待光刻片的质量检验待光刻片的质量检验光刻片的质量检验光刻片的质量检验2、光刻质量检查、光刻质量检查 2.1  待光刻片的检验待光刻片的检验用用20×10倍倍测测量量显显微微镜镜检检  Si3N4，，Cr/Au、、表表面面，，应应无无颗颗粒粒，，颜颜色色均匀。

均匀  2.2  光刻质量检验光刻质量检验3.2.1  光刻图形边缘应整齐，无钻蚀，无毛刺，无小岛光刻图形边缘应整齐，无钻蚀，无毛刺，无小岛  3.2.2  光刻图形上无残留光刻胶光刻图形上无残留光刻胶  3.2.3   Si3N4，，Cr/Au、薄膜上无针孔薄膜上无针孔  3.2.4  一次光刻扩散窗口无残留一次光刻扩散窗口无残留Si3N4膜  3.2.5  二次、三次二次、三次Si3N4，，Cr/Au、图形套刻准确图形套刻准确  4、检查规定、检查规定  4.1  刻蚀刻蚀Si3N4片片100%检查  4.2  刻蚀刻蚀Cr/Au、片、片100%检查InGaAs/InP  PIN PDZn扩散工艺的检验规范扩散工艺的检验规范1、检验内容、检验内容反向击穿电压反向击穿电压VBR:  暗电流暗电流ID：：     2、扩散质量检验、扩散质量检验2.1  在在10µA下测反向击穿电压下测反向击穿电压VBR:  VBR≥30V2.2 在在-5V偏置下利用偏置下利用34401A数字电压表粗测暗电流数字电压表粗测暗电流 Φ55μm     ID≤0.5nA    Φ300μm   ID≤3.5 nA2.3  测量扩散结深测量扩散结深XJ用用显显结结液液HF:H2O2:H2O=1:1:10腐腐2分分钟钟，，在在10×50倍倍显显微微镜镜下下观观察扩散剖面，察扩散剖面，扩散结面应平整，结线应清晰。

扩散结面应平整，结线应清晰结深结深XJ=1.2—1.5μm    3、检验规定、检验规定反向击穿电压反向击穿电压100%检验检验暗电流暗电流100%检验检验  InGaAs/InP PIN PD芯片合金工艺的检验规范芯片合金工艺的检验规范    1、检验内容、检验内容暗电流暗电流ID反向击穿电压反向击穿电压VBR正向压降正向压降 VF 2、检验方法、检验方法2.1. 合金前，在合金前，在-5V下，定点测暗电流下，定点测暗电流 IDΦ55μm    ID≤0.5nAΦ300μm   ID≤3.5nA 2.2合金前，在合金前，在10µA下，定点测反向击穿电压下，定点测反向击穿电压VBR2.3合金前，在合金前，在1mA下，定点测正向电压下，定点测正向电压VF3.合金后质量检验合金后质量检验   3.1  用探针扎合金后的金属电极，应粘附好，不起层用探针扎合金后的金属电极，应粘附好，不起层  3.2  测试合金前定点管芯测试合金前定点管芯ID：：Φ55μm    ID≤0.5nAΦ300μm   ID≤3.5nA 3.3测试合金前定点管芯的正向压降：测试合金前定点管芯的正向压降：Φ55μm     VF≤1.0V。

Φ300μm    VF≤0.7V   4、检验规定、检验规定4.1每片测每片测3—5个点的正向压降个点的正向压降  4.2每片定点测每片定点测3—5个点的暗电流个点的暗电流             InGaAs/InP PIN PD芯片外延材料检验规范芯片外延材料检验规范2、检验内容、检验内容外延材料表面外延材料表面外延材料各层次厚度外延材料各层次厚度外延材料载流子浓度外延材料载流子浓度外延材料物理尺寸外延材料物理尺寸3、外延材料质量检验、外延材料质量检验3.1 镜检镜检    采采用用20×10倍倍数数的的显显微微镜镜观观测测外外延延材材料料表表面面应应镜镜面面、、平平整、光亮无划痕整、光亮无划痕3.2  测量外延层各层厚度测量外延层各层厚度用用K3Fe(CN)6  :KOH:H2O=1:1:10溶溶液液显显影影后后，，然然后后用用50×10倍倍测测量量显显微微镜镜测测量量各各外外延延层层厚厚度度，，各各外外延延层层应应界界面面平平整整，，结结线线清清晰晰，，n-InGaAs吸吸收收层层2.5-2.0μm，，n-InGaAsP（（n-InP）顶层）顶层0.8～～1.2μm3.3测量外延片击穿电压测量外延片击穿电压根根据据扩扩散散后后的的击击穿穿电电压压，，换换算算出出外外延延片片有有源源层层的的载载流流子子浓浓度度。

外外延延片片击击穿穿电电压压应应≥45V（（对对应应的的载载流流子子浓浓度度≤1.1×1016cm-3）3.4测量外延材料物理尺寸测量外延材料物理尺寸外延材料直径外延材料直径Φ=50.5mm±0.5 mm4、检验规定、检验规定4.1 衬底片表面抽样率为衬底片表面抽样率为100%4.2  外延层厚的抽样率为外延层厚的抽样率为100%4.2  外延片击穿电压的抽样率为外延片击穿电压的抽样率为100%InGaAs/InP PIN PD芯片减薄工艺的检验规范芯片减薄工艺的检验规范1、检验内容、检验内容待减薄片厚度，待减薄片厚度，减薄片厚度减薄片厚度  2、检验方法、检验方法2．．1用千分表将待减薄片依次测量其厚度，用千分表将待减薄片依次测量其厚度，将厚度差为将厚度差为±10μm的片子粘到一个磨盘上，然后进行减薄的片子粘到一个磨盘上，然后进行减薄     2．．2 减薄质量检验减薄质量检验  用千分表测厚度应为用千分表测厚度应为200μm ±20μm   2．．3 用用10×10显微镜观察，减薄面无划痕显微镜观察，减薄面无划痕   4、检验规定、检验规定     减薄厚度减薄厚度100%检验 谢谢 谢！谢！放映结束 感谢各位批评指导！让我们共同进步本内容仅供参考,如需使用，请根据自己实际情况更改后使用！。