可编程逻辑器件FPGA应用任意进制计数器和彩灯循环电路的设计.doc

可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计可编程逻辑器件 FPGA应用 —任意进制计数器和彩灯循环电路的设计一、 实验目的1、 掌握中规模集成计数器的功能及任意进制计数器的设计方法；2、 熟悉显示译码器和七段数码管的原理及设计应用；3、 了解用数字可编程逻辑器件实现集成计数译码显示电路的方法；4、 学会分频器的使用；5、 熟悉 QUARTUS软件的基本使用方法二、 实验原理1、 计数器 74161 和 74193 的功能原理；1) 计数器 74ls161时钟 CP和四个数据输入端 P0~P3清零 /MR使能 CEP， CET置数 PE数据输出端 Q0~Q3以及进位输出 TC（. TC=Q0· Q1· Q2· Q3· CET）1 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计从 74LS161 功能表功能表中可以知道，当清零端 CR=“ 0”，计数器输出 Q3、 Q2、Q1、Q0 立即为全“ 0”，这个时候为异步复位功能当 CR=“ 1”且 LD=“ 0”时，在 CP信号上升沿作用后， 74LS161 输出端 Q3、 Q2、 Q1、 Q0 的状态分别与并行数据输入端 D3， D2， D1，D0 的状态一样，为同步置数功能。

而只有当 CR=LD=EP=ET=“ 1”、CP脉冲上升沿作用后，计数器加 174LS161还有一个进位输出端 CO，其逻辑关系是 CO=Q0·Q1·Q2·Q3·CET合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器2) 计数器 74ls19374LS193是双时钟 4 位二进制同步可逆计数器74LS193 的特点是有两个时钟脉冲（计数脉冲）输入端 CPU 和 CPD在 RD=0、 LD＝ 1的条件下，作加计数时 ,令 CPD＝ 1,计数脉冲从 CPU 输入；作减计数时，令 CPU＝ 1，计数脉冲从 CPD 输入此外， 74LS193 还具有异步清零和异步预置数的功能当清零信号 RD＝ 1时，不管时钟脉冲的状态如何 ,计数器的输出将被直接置零；当 RD＝ 0,LD＝ 0 时，不管时钟脉冲的状态如何，将立即把预置数数据输入端 A、 B、 C、D 的状态置入计数器的 QA、 QB、QC、QD 端，称为异步预置数74LS193的功能表2 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计2、 显示译码器和七段数码管的分类；七段数码管主要分为共阳极与共阴极 2 种。

显示译码器根据七段数码管的类型不同也可分为如共阳极七段 LED 显示器的驱动电路有 74LS47、74LS247；共阴极七段 LED显示器的驱动电路有 74LS48、 74LS2483、 分频器的功能原理；分频原理：分频器用于较高频率的时钟进行分频操作，得到较低频率的信号，工作原理是计数 至于分频频率是怎样的， 由选用的计数器所决定 如果是十进制的计数器那就是十分频，如果是二进制的计数器那就是二分频74LS292作分频器原理3 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计根据 74LS292功能表可将接入 CLK的信号进行对应分频4、 移位寄存器的功能原理移位寄存器不仅能寄存数据，而且能在时钟信号的作用下使其中的数据依次左移或右移四位移位寄存器的原理图如图所示 F0、 F1、 F2、 F3 是四个边沿触发的 D 触发器，每个触发器的输出端 Q 接到右边一个触发器的输入端 D因为从时钟信号 CP 的上升沿加到触发器上开始到输出端新状态稳定地建立起来有一段延迟时间， 所以当时钟信号同时加到四个触发器上时，每个触发器接收的都是左边一个触发器中原来的数据 (F0 接收的输入数据 D1)。

寄存器中的数据依次右移一位三、 实验内容1、 用 74161 设计一个十九进制的计数器，要求计数的状态用实验板上的两个数码管显示，数码管的状态显示顺序为 0、 1、2 16、 17、18、 0、 1、 （注意计数时钟频率的合理选择）1） 原理图；；4 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计（2） 时序仿真波形2、用计数器 74193、移位寄存器 74194、D 触发器和相应逻辑门器件设计一个四个彩灯的循环显示电路， 要求彩灯从左至右依次点亮至全亮， 再从右到左依次熄灭至全息， 彩灯用实验板上的发光二极管实现（注意时钟信号频率的合理选择） 1）原理图；；（2）时序仿真波形5 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计四、 实验总结1、 实验故障及解决方法；数码管显示数字至 17 后不显示 18 直接归 0，没处理好 161 中异步与同步的关系， 查询功能表并调试后可计数至 18进行时序仿真波形的仿真时无法正确输出波形， 将分频器去掉后将输入信号选择为矩形波可正常输出波形2、 实验体会在完成此次实验后，学会了使用 QUARTUS进行数字电路仿真，通过实际运用 74LS161、74LS292、 74LS193、 74LS194、显示译码器，对各个芯片的功能有了更深一层的了解，也通过这次仿真的机会真正地了解到如何对电路搭建进行仿真。

能够把分频器计数器移位寄存器等知识运用到实践上在设计这个电路的时候遇到了许许多多的问题，例如 :怎样能使彩灯能够循环点亮 ,怎样进行正确的 19 进制计数，怎样把这些模块电路连接起来等等问题这些问题都是要经过上网査找资料 ,了解芯片的功能 ,在草稿纸上一遍又一遍的画出电路图，经过化简后再在软件Quartus II 上做出相应的电路图五、 思考题1、 七段数码管分为共阴极和共阳极两类，本实验用的是哪一类？对两种数码管，各应选用何种型号的译码器？6 / 7可编程逻辑器件 FPGA 应用—任意进制计数器和彩灯循环电路的设计答：本实验用的是共阳极七段数码管，共阳极选用 7447，共阴极使用 74472、 在应用集成计数器设计任意大容量计数器时，常采用哪两种方法？各有何特点？答：常采用整体置零法和整体置数法置零法：取 Q(N+1)的输出做置零信号， 直接复位计数器， Q 输出归零的时间滞后于 (N+1)的时钟前沿，这种方式浪费了同步计数器的优点，是异步计数器的用法置数法：预置输入先置 0，取 Q(N)的输出做置数信号，在 (N+1)的时钟前沿 Q 输出同步归零，这是完全同步计数，是同步计数器的正确用法。

比较两种方法可知，设计 N 进制计数器时，清零法的反馈信号是（ N+1），控制端是置零 CR' ；置数法的反馈信号是 N ，控制端是置数 LD' 3、 移位寄存器除了具有存储数码的功能外，还有什么功能？答：还有移位功能7 / 7。