阻抗控制指引.doc

1.0 目的确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试 COUPON 设计之准则，确保产品能够满足生产的 需要及客户要求 2.0 范围所有需要阻抗控制产品的设计、制作及审核 2.1 定义阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中 所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和 2.2 阻抗的分类：目前我司常见的阻抗分为：单端（线）阻抗、差分（动）阻抗、共面阻抗此三种情况 2.2.1 单端（线）阻抗：英文 single ended impedance，指单根信号线测得的阻抗 2.2.2 差分（动）阻抗：英文 differential impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗 2.2.3 共面阻抗：英文 coplanar impedance,指信号线在其周围 GND/VCC（信号线到其两侧 GNE/VCC 间距相等） 之间传输时所测试到的阻抗 3.0 职责 3.1 工程部负责本文件的编制及修订 3.2 MI 设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示几阻 抗测试 COUPON 的设计。

MI 在生产使用过程中负责解释相关条款内容 3.3 品保部 QAE 负责对工程资料的检查及认可 4.0 内容 4.1 阻抗设计流程： 接收资料了解阻抗需求确定阻抗类型确定层压结构软件试算确定线宽原始线宽，线距，阻抗值及公差 要求确定阻抗的类型，以选定 POLAR 软件中的计算模型按客户指定结构或根据阻抗的要 求确定层压结构用 POLAR 软件进行试算根据软件计算结果确定理论线宽同原稿线宽比较设计阻抗测试 coupon将计算的理论线宽与客户原稿线比 较，在原稿线宽 10%范围内的可以 做适当调整，超出 10%范围的需问 客处理模拟办内线路情况，设计能够满 足生产需要的 couponNO在 MI 中注明 PP 厚度和线宽的 管控范围4.2 阻抗控制需求的决定条件：当信号在 PCB 板导线中传输时，若导线的长度接近信号波长的 1/7，此时的导线便成为信号传输线，一般 信号传输线均需做阻抗控制PCB 制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻 抗控制，生产时则需要管控改线宽的阻抗。

4.3 阻抗匹配的三个要素： 4.3.1 输出阻抗（原始主动零件）→特性阻抗（信号线）→输入阻抗（被动零件）↓（PCB 板）阻抗的匹配 4.3.2 当信号在 PCB 上传输时，PCB 板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差， 所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整，信号失真 4.4 阻抗影响因素： 4.4.1 Er：介质介电常数，与阻抗值成反比，介电常数按新提供的《板材介电常数表》计算 4.4.2 H1，H2，H3...:线路层雨接地层间介质厚度，与阻抗值成正比 4.4.3 W1：阻抗线先底宽度；W2 阻抗线线面宽度，与阻抗值成正比A：当内层底铜为 HOZ 时，W1=W2+0.3mil;内层底铜为 10Z 时，W1=W2+0.5mil;当内层底铜为 20Z 时， W1=W2+1.2milB：当外层底铜为 HOZ 时，W1=W2+0.8mil; 外层底铜为 10Z 时，W1=W2+1.2mil;当外层底铜为 20Z 时， W1=W2+1.6milC：W1 为原稿阻抗线宽 4.4.4 T:铜厚，与阻抗值成反比A：内层为基板铜厚，HOZ 按 15UM 计算；10Z 按 30UM 计算；20Z 按 65UM 计算。

B：外层为铜箔厚度+镀铜厚度，依据孔铜桂格而定，当底铜为 HOZ，孔铜（平均 20UM,最小 18UM）时， 表铜按 45UM 计算；孔铜（平均 25UM，最小 20UM）时，表铜按 50UM 计算；孔铜单点最小 25UM 时，表 铜按 55UM 计算C：当底铜为 10Z，孔铜（平均 20UM，最小 18UM）时，表铜按 55UM 计算；孔铜（平均 25UM，最小 20UM）时，表铜按 60UM 计算；孔铜单点最小 25UM 时，表铜按 65UM 计算 4.4.5 S：相邻线路与线路之间的间距，与阻抗值成正比（差动阻抗） 4.4.6 C1：基材阻焊厚度，与阻抗值成反比；C2 线面阻焊厚度，与阻抗值成反比；C3：线间阻焊厚度，与阻抗 值成反比；CEr：阻焊介电常数，与阻抗值成反比A： 印一次阻焊油墨，C1 值为 30UM,C2 值为 12UM,C3 值为 30UMB： 印两次阻焊油墨，C1 值为 60UM,C2 值为 25UM,C3 值为 60UMC:CEr：按 3.4 计算 4.5 阻抗的计算：（POLAR SI800 计算模式） 4.5.1 常见的单端（线）阻抗计算模式：4.5.1.1 Surface Micro strip注明管控范围测量阻抗是否符合客户要求阻抗测量4.5.1.2 Coated Microstrip4.5.1.3 Embedded Microstrip4.5.1.4 Offset stripling适用范围： 外层阻焊前阻抗计算： 参数说明： H1：外层到 VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 Er1：介质层介电常数 T1 ：线路铜厚，包括基板铜厚+电镀铜厚适用范围： 外层阻焊前阻抗计算： 参数说明： H1：外层到 VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 Er1：介质层介电常数 T1 ：线路铜厚，包括基板铜厚+电镀铜厚。

CEr：阻焊介电常数 C1：基材阻焊厚度 C2：线面阻焊厚度适用范围：与外层相邻的第二个线路层阻抗计 算 例如一个 6 层板，L1\L2 均为线路层，L3 为 GND 或 VCC 层，则 L2 层的阻抗用此方式计算参数说明： H1：线路层到相邻 VCC/GND 间介质厚度 H2：外层到第二个线路层间的介质厚度+第二个 线路层厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚 Er1：介质层介电常数（线路层到相邻 VCC/GND 间介质） Er2：介质层介电常数（外层到第二个线路层间 介质）适用范围：两个 VCC/GND 夹一个线路层之阻抗 计算 参数说明： H1：线路层到较近之 VCC/GND 间距离 H2：线路层到较远之 VCC/GND 间距离+线路铜 厚 Er1：介质层介电常数（线路层到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层到较远 VCC/GND 间介质） W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚适用范围：两个 VCC/GND 夹一个线路层之阻抗 计算 参数说明： H1：线路层到较近之 VCC/GND 间距离 H2：线路层到较远之 VCC/GND 间距离+线路铜 厚 Er1：介质层介电常数（线路层到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层到较远 VCC/GND 间介质） W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚4.5.1.5 Offset stripline4.5.1.6 适用范围：两个 VCC/GND 夹一个线路层之阻抗 计算；例如一个 6 层板，L2，L5 层为 GND/VCC,L3，L4 层为线路层需控制阻抗。

参数说明： H1：线路层 1 到较近之 VCC/GND 间距离 H2：线路层 1 到线路层 2 间距+线路层 1 和线路 层 2 铜厚H3：线路层 2 到较远之 VCC/GND 间 距离 Er1：介质层介电常数（线路层 1 到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层 1 到线路层 2 间介 质） Er3：介质层介电常数（线路层 2 到较远 VCC/GND 间介质） T1：阻抗线铜厚=基板铜厚 W2：阻抗线线面宽度 W1：阻抗线线底宽度阻抗计算模式同 4.5.1.2，仅多一介质 层 （比如一个 4 层板，L1 层需做阻抗控 制，L2 层为线路层，L3 层为 GND/VCC 参考层） 4.5.2 常见的差分（动）阻抗计算模式：4.5.2.1 Edge-coupled Surface Microstrip阻抗计算模式同 4.5.1.4，仅多两个介 质层（比如一个 9 层板，L4 层需要做 阻抗控制，L2，L6 层为 GND/VCC 参 考层，L3，L5 为线路层 ）4.5.2.2 Edge-coupled Coated Microstrip4.5.2.3 Edge-coupled Embedded Microstrip适用范围：外层阻焊前差动阻抗计算 参数说明： H1：外层到 VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 S1：差动阻抗线间距 Er1：介质层介电常数 T1：线路铜厚，包括基板铜厚+电镀铜 厚适用范围：外层阻焊后差动阻抗计算 参数说明： H1：外层到 VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 S1：差动阻抗线间距 Er1：介质层介电常数 T1：线路铜厚，包括基板铜厚+电镀铜厚 CEr：阻抗介电常数 C1： 基材阻焊厚度 C2：线面阻焊厚度 C3：差动阻抗线间阻抗厚度适用范围：与外层相邻的第二个线路层差动阻 抗计算 参数说明： H1：线路层到相邻 VCC/GND 间介质厚度 H2：外层到第二个线路层间的介质厚度+第二个 线路层铜厚 W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚 Er1：介质层介电常数（线路层到相邻 VCC/GND 间介质） Er2：介质层介电常数（外层到第二个线路层间 介质） S1：差动阻抗线间距4.5.2.4 Edge-coupled Offset stripline4.5.2.5Edge-coupled Offset stripline4.5.2.6 Edge-coupled Offset stripline适用范围：两个 VCC/GND 夹一个线路层之阻 抗计算 参数说明： H1：线路层到较近之 VCC/GND 间距离 H2：线路层到较远只 VCC/GND 间距离+阻抗线 路层铜厚 Er1:介质层介电常数（线路层到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层到较远之 VCC/GND 间介质） W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙适用范围：两个 VCC/GND 夹两个线路层之阻 抗计算：例如一个 6 层板，L2、L5 层为 GND/VCC，L3、L4 层为线路层需控制阻抗 参数说明： H1：线路层 1 到较近之 VCC/GND 间距离 H2：线路层 1 到线路层 2 间距离+线路层 1，线 路层 2 铜厚 H3：线路层 2 到较远之 VCC/GND 间距离 Er1：介质层介电常数（线路层 1 到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层 1 到线路层 2 间 介质） Er3：介质层介电常数（线路层 2 到较远之 VCC/GND 间介质） W2：阻抗线线面宽度 W1：阻抗线线底宽度 T1：阻抗线铜厚=基板铜厚 S1：差动阻抗线间 隙适用范围：两个 VCC/GND 夹两个线路层之阻 抗计算：例如一个 6 层板，L2、L5 层为 GND/VCC，L3、L4 层为线路层需控制阻抗 参数说明： H1：线路层 1 到较近之 VCC/GND 间距离 H2：线路层 1 到线路层 2 间距离+线路层 1，线 路层 2 铜厚 H3：线路层 2 到较远之 VCC/GND 间距离 Er1：介质层介电常数（线路层 1 到相邻 VCC/GND 间介质） Er2：介质层介电常数（线路层。