射频系统级芯片.docx

射频系统级芯片(RFSo颠覆了设计模式目前，研制电子战系统是一种似乎没有终点的挑战任 务设计者面临着越来越多的问题，需要在非常小的空间里 进行日益增多的功能集成，增强信号处理能力，减少延迟， 降低功耗，采用越来越多的通道，以更快的速度传输大量数 据因为没有采用新技术，检查所有这些模块并不容易，不 过射频系统级芯片(RFSoC)朝着正确的方向迈出了 一大步近年来，尽管不是严格意义上的完整系统，但系统级芯 片(SoC)得到了广泛应用，用于替代以往需要多个独立装置执 行多种功能的设备系统级芯片节省了电路板上的空间，减 小了功率损耗，互连更少，并从单个设备集成功能中获得了 其他好处在实际系统中，通过这些芯片可以使吊舱、LRU 或其他平台具备更多的功能；在商业和消费市场上，通过这 些芯片可以研发全新的产品商业领域有一个很好的例子，高通公司为5G智能 和小型基站研发了 QTM052射频系统级芯片(RFSoC)它的 工作带宽是800MHz ,频段范围为、 和37-40GHz该射频系统级芯片(RFSoC)内 含一个5G收发器，电源管理集成电路和一副18mmx5mm大 小的24单元相控阵天线该芯片可以执行波束形成、引导 和跟踪，并可以将信号传输到四个角的天线上，防止因 射频干扰为零，且可以在任何环境下保持信号完整性。

现在和未来尽管射频系统级芯片(RFSoC)有巨大的潜力，但它并不 是所有应用程序的灵丹妙药，和所有设备一样，它也有局限 性Abaco公司的Hensen说：”当存在很多通道时，Zynq UltraScale+射频系统级芯片(RFSoC)可以显著缩小系统的尺 寸当有2个或4个通道时，数字化射频存储器的功能将非 常强大但是如果你使用16个通道时，就需要大量的滤波 器，从而会消耗大量的资源模数转换器和数模转换器也占 据了数字化射频存储器的一些空间，但话说回来，即使你只 使用4个模数转换器输入，在12位的情况下也可以获得 4GS/S的速率，但在典型数字化射频存储器的一个时隙中这 样做那么非常困难重要的是要记住，这只是Xilinx公司的射频系统级芯片 (RFSoC)开展历史长河中的早期阶段除了嵌入式系统公司、 defense prime公司和分包商之外，国防部各研究小组目前正 在研发第一代设备第三代设备将具有更高的采样率和更宽 的模拟带宽，更低的功耗和更好的时钟分配第三代设备的样品很快就会面世，2020年末将开始生 产另一种型号的延迟更小，可能只针对美国市场(即国际武 器贸易协议限制)，其在应用程序(例如电子战)中的吸引力更 强，因为该参数非常重要。

除此之外，射频系统级芯片(RFSoC)最终可能安装在数 字化射频存储器的下一代产品VERSAL中，这就是Xilinx 公司宣称的业内第一个自适应计算加速平台(ACAP) o VERSAL融合了硬件和可编程软件，可用于任何应用程序， 相比现有的数字化射频存储器，在研发上实现了简化它的特点是标量引擎，包括2个ARM Cortex-A72应用 处理器，2个Cortex-R5实时处理器，200多万个逻辑单元， 3000个用于浮点处理和低延迟的数字信号处理引擎，以及1 个管理控制器它是用于人工智能和信号处理的超长指令字 符(VLIW)矢量处理器的“智能引擎"Xilinx公司的目标是 超过现有中央处理器(CPU)、通用处理器(GPU)和数字化射频 存储器的功能可编程资源包括Xilinx公司的数字化射频存储器，它可 以与具备上述所有功能(通信、内存和高速1/0接口)的兆兆位 网络芯片(NOC)集成兆兆位网络芯片包括16通道的第四代 PCIe,以及数据传输速率为32 GB/s的串行收发器和数据传 输速率为100 GB/s的以太网，第四代PCIe的数据传输速率 为8GB/S,数据传输速率是第三代PCIe的两倍。

今年6月，该公司已经生产了首批支持自适应计算加速 平台(ACAP)的设备虽然自适应计算加速平台(ACAP)有较 大的市场，例如5G无线基础设施、自动驾驶和数据中心应 用，也面向规模较小的国防市场，雷达、电子战和信号情报 系统设计者以及执行认知电子战的人工智能设计者都对其 感兴趣虽然现在做出确切的预测还为时尚早，但自适应计 算加速平台(ACAP)的射频系统级芯片(RFSoC)应该是能够实 现的，这将使该设备更适用于射频系统级芯片(RFSoC)技术 目前无法实现的国防高信道密度应用图片解释：图1 ： Xilinx公司研发的第三代Zynq UltraScale+射频系 统级芯片(RFSoC)将于今年下半年开始供货，适用整个 sub-6GHz 频段图2：去年，Penek公司推出了 6001型石英快速模块 (QuartzXM)的模型该模块可以安装在Penek公司的3U VPX 模型5950上，也可以部署定制载体上图3：今年6月，Abaco公司发布了 VP430开发工具包, 该公司表示，该工具包旨在使应用程序开发人员快速进行先 进电子战应用程序的创立、调试和优化图4： Xilinx公司的自适应计算加速平台(ACAP)是一种 新型的异构计算设备，该公司认为这种设备的功能远远超过 了传统的中央处理器(CPU)、通用处理器(GPU)和数字化射频 存储器。

移动、手动放置和变换不同的位置引起的信号衰弱问 题这样非常重要，因为通过手持智能接收和发射毫米 波信号面临巨大的挑战XILINX公司的方法2017年，Xilinx公司按照相同的基础脚本(但有显著的差 异)，推出了 Zynq UltraScale+射频系统级芯片(RFSoC)系列产 品，因为对防御系统有帮助，所以它们目前是最令人关注的 产品Pentek公司(位于美国新泽西州Upper Saddle River)联 合创始人兼副总裁Rodger Hosking说：“这是一个神奇的设 备，原因有很多Xilinx公司花了多年时间研发这型设备， 该公司研发的转换器是世界一流的，对一家从未生产过模数 转换器或数模转换器的公司而言，取得这样的成绩非常了不 起尽管不同的嵌入式系统制造商都声称是第一家推出基 于射频系统级芯片(RFSoC)的产品，但每家厂商都采取了不 同的方法，包括规格以及采用的是哪型Zynq UltraScale+射频 系统级芯片(RFSoC)(目前有5型)所有的应用程序处理都采 用Cortex-A53,而实时处理采用Cortex-R5，但采用Cortex-R5 后，模数转换相差8-16个，分辨率相差12-14位，数字信号 处理(DSP)芯片和其他指标也存在差异。

按照Xilinx公司一贯的做法，在宣布这个消息一段时间 后，该家族的第一代设备和研发工具才会给嵌入式系统制造 商从去年年底开始，该公司推出了首批电路板级产品，而 目前，Penek> Abaco Systems> Annapolis Micro Systems、 VadatechHitech Global、Samtec、Panateq、IRES Technologies 和Alpha Data Parallel System等公司仍然是“早期采用者”前端射频系统级芯片(RFSOC)从基本概念上来说，Zynq UltraScale+射频系统级芯片 (RFSOC)是一个采用40mmx40mm球状引脚栅格阵列(BGA) 封装技术的软件无线电它是Xilinx公司之前的基于FPGA 体系结构的多处理器系统级芯片(UltraScale MPSoC)升级版 本，多处理器系统级芯片有4个64位ARM Cortex A53应用 处理器，还有2个双核ARMCortex-R5实时处理器为了使 其成为射频系统级芯片，Xilinx公司增加了 8个4GS/S采样 频率的12位或14位的模数转换器，每个模数转换器都配有 可编程数字化下变频器。

模数转换器几乎消除了所有的模拟 前端组件，射频/中频采样率高达4GHz射频系统级芯片还 有8个6.4GS/S采样率的数模转换器，每个数模转换器都配 有数字化下变频器数模转换器在第二奈奎斯特区，以 6.554GS/S采样率生成高达4GHz的载波输出频率，包括可编 程插补和抽取，并支持双频工作为了连接用于数据或配置存储的外部存储器接口，该处理系 统包括DMA、NAND、SD/eMMC和第三代SPI控制器PCIe 和100 Gb/s以太网Jnterlaken芯片到芯片接口采用高速串行 接口，数据传输速率可达150Gb/s串行收发器的数据传输 速率高达28.2Gb/s,采用特高速背板设计，每位的功耗比上 一代收发器更低射频系统级芯片还有时钟管理电路，包括时钟合成、阻 尼和路由组件，它们共同以最小化偏离、功耗和延迟，提供 灵活的时钟分布通过256位AES-GCM,SHA/384和4096bit RSA模块，可以实现平安引导功能加密引擎也可用于用户 加密由于射频系统级芯片(RFSoC)通过可编程信号处理， 可以实现模数和数模信号转换，因此采用单个芯片或通过一 些外部资源实现数字化射频存储器(DRFM)应该是可行的。

至少就目前而言，数字化射频存储器比目前的Zynq UltraScale+射频系统级芯片更适用于分布式方案原因之一 是第一代芯片的延迟时间为145ns,但是干扰日益复杂的雷 达系统所需的往返延迟时间至少为40nso另一个原因是数字 化射频存储器是自定义子系统，其“秘密沙司”采用专有设 计技术、软件和其他技术因此，分布式方案具有更大的灵 活性和差异性，有更好的潜在表现集成效果将数据转换器直接与数字化射频存储器集成形成的优 势令人关注Abaco Systems公司是首批采用射频系统级芯片 (RFSoC)研发产品的公司之一，其射频和DSP产品经理 Phillip Henson说：“由于模数转换器和数模转换器传统意义 上是独立于数字化射频存储器的，所以它们之间需要通过一 个高速接口来通信，许多系统采用JESD204B接口，不过这 将增加延迟和设计复杂度例如，考虑将12位的模数转换器通过并行接口连接到 数字化射频存储器，每位由一个低压差分信号(LVDS)表示， 与另一对时钟同步信号配对如果该接口采用双数据率(DDR) 技术，那么在一个时钟周期内传输的数据量将增加一倍 Hosking说：“不过，即便采用双数据率，采样频率在1.5GHz 以上时会产生大量数据，使低压差分信号(LVDS)不能有效传 输到数字化射频存储器。

为了解决这个问题，可以采用1:2信号别离器形成2个 单独的并行接口，每个接口的运行速率为采样率的1/2o因 此，以12位模数转换器为例，如果转换器在每12位路径上 的采样频率为2GHz,那么信号别离器的采样频率为1GHz,低 于数字化射频存储器低压差分信号接口适用的最大时钟速 率但在更高的频率下，模数转换器需要一个1:4信号别离 器来保持数据在合理水平但是在电路板上设计和制造时出 现了严重的问题，因为必须非常精确地配对更多信号对，确 保从12位发出的数据同时到达数字化射频存储器在这种 情况下，12位转换器将采用数字化射频存储器上的4组12 副引脚(96个I/O引脚和时钟引脚)，而数字化射频存储器上 通常有400-600个I/O弓I脚，其中一半引脚只需要连接2个4 GHz转换器由于电路板上采用了众多技术，它们都需要引 脚和信号通道，如果没有适当的地方引接，可能会造成干扰, 并降低模数转换器和数模转换器的高动态范围这样还可能 会影响时钟同步、2个在4条28Gb/s通道运行的100Gb/s以 太网端口、在8GHz通道运行的第三代PCIe和第三代接口， 以及2组DDR4内存为解决这一问题制定了 JESD204标准，通过数字化射频 存储器的千兆位串行接口替代了低压差分信号。

大大减少了 配对型号的数量，降低了精确匹配跟踪长度的需求遗憾的 是。