DDR4 和 LPDDR4 存储器的物理层验证和功能测试.pdf

是德科技 DDR4 和 LPDDR4 存储器的物理层验证和功能测试 应用简介 2015 年夏季 -秋季 “ 应用解决方案指南 ”再 版 ， 5992-0114ENDI 02 | DDR4 和 LPDDR4 存储器的物理层验证和功能测试 —— 应用简介 DDR4 和 LPDDR4 存储器的物理层验证和功能测试 存储器速度的提升也会对功能测试和验证带来各种影响后果之一就是随机抖动大幅增加，这将导致数据有效窗口缩小另一个后果就是缩短的时钟周期，这 意味着更小的抖动预算，增加了降低抖动的复杂性 验证有源信号 数据速率的提高带来的是 DDR4 存储器裕量的减小和误码率的上升 DDR4 测试要求可以直接解决这些问题 借助示波器 ， 将捕获的波形显示为实时眼图 （ RTE）， 从而深入分析串行数据信号抖动通过显示这些比特何时有效（高或低）， RTE 提供了展现物理层特征的综合图像，例如峰峰值边沿抖动和噪声尽管不是必须要执行的测试，但眼图高度和眼图宽度可以非常容易地帮助用户检查信号完整性并预估数据有效窗口 想要全面分析数据有效窗口和预测比特误码率 ，必须 要测 量最坏情况下的计时 （ tDIVW） 和电压 （ vDIVW）裕量。

这需要使用眼图模板测试来完成（ 图 1） 随着对更高速度、更低功耗和更小体积存储器的需求不断增加 ， 双数据速率 （ DDR） 存储器技术仍在保持快速演进 2014 年，第四代 DDR4 和低功率 DDR4（ LPDDR4）发布，在速度、密度、功率和散热方面实现了巨大飞跃开发人员最关心的就是互操作性，验证 DDR4 性能要求在物理和协议层进行范围广泛的测量 关键测试挑战 ： 验证与 JEDEC 规范的一致性 即使 JEDEC 定义了规范 ， 但是却没有正式的验 证实验室或测试中心因此，开发人员必须决定恰当的程序、方法和仪器以进行一致性测试这会在物理层和协议层上带来众多挑战 信号完整性对于存储器系统的可靠运行至关重要更高的 DDR4 存储器时钟速率会带来一些问题 ， 例如反射和串扰 ， 这会导致信号质量下降和逻辑出错 测试信号完整性 ， 首先应从物理层开始 ，用时钟上升沿和下降沿传输数据JEDEC 标准要求对电气、计时和眼图测试进行输入和输出测量，其中包括众多测试操作，以确保正常、无误的工作 图 1. 眼图模板测试可以确保信号不会超过模板的边界 ，但是可能发生抖动和误码。

03 | DDR4 和 LPDDR4 存储器的物理层验证和功能测试 —— 应用简介 执行功能测试和验证 通常 ， 逻辑分析仪经常在查看多个信号之间的时序关系时使用它能够追踪 DDR4 和 LPDDR4 存储器中的信号流，帮助您全面地分析存储系统的实际特性要准确捕获总线上的数据，逻辑分析仪的建立 /保持时间必须落在被采样信号的数据有效窗口中因为数据有效窗口的位置与总线时钟有关，而且不同类型的总线，其总线时钟也不同，所以逻辑分析仪的建立 /保持窗口的位置必须可以在数据有效窗口中进行适当调整（相对于采样时钟，且使用精细分辨率） 验证基本系统活动 在检查独立的 DDR4 信号后 ， 开发人员必须验证系统中的三个基本活动 ： 系统发送正确的 DDR 命令 ； 系统进行正确的存储器组寻址 ； 系统没有出现任何协议违例 是德科技逻辑分析仪将可靠的数据捕获与强大的分析和验证工具完美结合 ， 使 DDR4 开发人员能够信心十足地快速验证和调试高达 4 Gb/s、开眼最小为 100 ps * 100 mV 的高速数字设计 Keysight U4154B 逻辑分析仪还拥有 DDR 设置助手，包括为 DDR 测量而优化的、可以有效节省时间的触发功能（ 图 2）。

赢得竞争优势 作为 JEDEC 标准协会的积极成员 ， 是德科技能够更好地将最新的一致性测试解决方案融入我们的示波器和逻辑分析仪中这可以帮助开发人员在设计周期的早期就获得深入洞察，从而更早采取正确的行动最后，这还可以帮助客户满足产品质量、互操作性和上市目标 图 2. Key sight U4154B 逻辑分析仪猝发触发功能在与 DDR 存储器结合使用时，能够帮助您更快实现更深入的洞察 04 | DDR4 和 LPDDR4 存储器的物理层验证和功能测试 —— 应用简介 本文中的信息可不经通知而更改 © 是德科技， 2015 年 2015 年 6 月 1 日，印于北京 5992-0783CHCN 。