数字电子技术基础第版成立电子课件第章组合逻辑电路.ppt

第 章 组合逻辑电路 .1 组合逻辑电路概述 对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来所处的状态无关，这种电路被定义为组合逻辑电路图-1 组合逻辑电路的一般框图,Z1＝f1(X1，X2，…，Xn) ┇ Zm＝fm(X1，X2，…，Xn) 向量函数形式 Z＝F(X),特点：（1）输出和输入之间没有反馈延迟通路； （2）仅由门电路构成，电路中不含任何的记忆元件2 组合逻辑电路的分析方法 .2.1 分析组合逻辑电路的大致步骤 （1）输入和输出均标注变量符号； （2）逐级列写各级逻辑函数表达式； （）化简或变换，并列出真值表； （4）分析，说明其逻辑功能例-1 已知组合逻辑电路如图-2所示，试分析该电路的逻辑功能图-2 例-1的逻辑电路,解：第1步F＝(A⊕B)⊕C 第2步，列写真值表第步，观察真值表可知，奇数个1时，输出逻辑函数F为1，称为奇校验电路表-1 例-1的真值表,.2.2 几种常用的集成组合逻辑电路 1. 半加器和全加器 （1）半加器 （-4）,图- 半加器,表-2 半加器真值表,（2）1位全加器,图-4 1位全加器,Ci+1＝,Si＝,表- 1位全加器真值表,（）多位全加器,（4）减法器 A－B＝A＋B补＝A＋B反＋1,图-5 4位全加器,2. 数据选择器的分析 （-8）,图-6 4选1数据选择器,表-4 4选1数据选择器的真值表,图-7 双4选1数据选择器构成8选1数据选择器,. 多路分配器的分析,表-5 4路分配器真值表,,. 组合逻辑电路设计 ..1 组合逻辑电路的设计概述 ..2 组合逻辑电路的设计方法 （1）用SSI进行设计 （2）用MSI实现其他组合逻辑功能的设计 （）使用大规模集成电路（LSI）和超大规模集成电路（VLSI）中的可编程逻辑器件设计。

.4 用小规模集成电路（SSI）设计组合逻辑电路,.4.1 设计组合逻辑电路的大致步骤 步骤： （1）根据给定的逻辑命题，先确定哪些是逻辑变量，哪些是逻辑函数，然后列出真值表； （2）由真值表写出整个电路的输出逻辑表达式F＝f（A，B，C，…）； （）化简或根据需要变换逻辑表达式F，最后画出逻辑电路图4.2 组合逻辑电路设计举例 例-2 试用两输入端CMOS或非门设计一个4输入、2输出的组合逻辑电路，它的输入为8421BCD码，输出F欲实现的逻辑功能是：当输入的数值能被4整除时，F为1，其他情况下F为0（0可被任何数整除，故不属F为0的情形）要求画出所设计的逻辑电路图 解：（1）列出真值表,（2）画出卡诺图，求最简与或式：,（4）按照上式画出逻辑电路图,（）转换成或非式：,,,例- 某一火车站有高铁、动车和特快种类型的客运列车进出站为了便于站台人员安排列车进出站，试设计一种指示列车等待进站的逻辑电路，当有两种或两种以上列车待进站时，遂发出信号，提示站台员接应列车进站要求全用输入端的TTL与非门实现，画逻辑电路图 解：（1）设变量A、B、C分别表示高铁、动车和特快表-7 例-的真值表,（2）根据真值表，写出输出逻辑表达式；,,（）运用卡诺图法对逻辑函数化简，全用与非门实现，F＝AB＋AC＋BC变换为与非-与非式；,,.4. 编码器,图-12 编码器的结构框图,1. 8线-线二进制编码器,8线-线二进制编码器的真值表,*2. 二-十进制(10线-4线)优先编码器 识别信号的优先级别并编码的组合逻辑电路被称为优先编码器。

图-14 二-十进制优先编码器74LS147 a）逻辑电路 b）逻辑符号,.4.4 译码器 1. 译码器功能及其分类 通用译码器包括二进制译码器、二-十进制译码器和代码转换器 数字译码显示驱动器将代表数字、文字或符号等的代码译成特定的显示代码 2. 二进制译码器 设计要求：设计一个二进制译码器，将位二进制代码000~111翻译成相对应的8个十进制数0~7设A、B、C为输入信号，Y0~Y7为输出信号，它们均为高电平有效1）根据设计要求列出真值表 表-10 线-8线二进制译码器的真值表,（2）由真值表写出各输出端逻辑表达式,（）画出逻辑图,图-15 线-8线译码器CT74LS18 a）逻辑电路 b）逻辑符号,*. 二-十进制译码器 二-十进制译码器的真值表,4. 7段译码显示器的设计 （1）种常用的7段数码显示器件 1）半导体数码管,图-17 半导体数码管 a）显示结构示意 b）共阴极接法 c）共阳极接法 d）字形形状,*2）荧光数码管,图-19 荧光数码管 a）指形外形图 b）原理示意图,图-20 荧光数码管的段驱动电路,）液晶显示器（LCD）,图-21 液晶显示器,例-4 7段字形译码显示器设计 设计一个7段数字字形译码显示器，设计要求：输入ABCD为8421码0000~1001，输出信号a ~ g，用以驱动7段数码显示器件。

解：第1步，列真值表,第2步，画出7段译码输出卡诺图 第步，化简，并变换为与非-与非表达式 第4步，画出逻辑电路图,,,图-2 7段字形译码驱动器的逻辑电路,.4.5 数值比较器 1. 1位二进制数比较器 FA＞B＝A，FA＝B＝＋AB＝A⊙B，FA＜B＝B表-1 1位二进制数值比较器真值表,2. 多位二进制数比较器 （1）根据要求列出功能表 4位数值比较器的功能表,（2）由真值表写逻辑表达式,4位比较器74HC85的逻辑符号,例-5 集成4位数值比较器的功能扩展 用两片4位数值比较器74HC85组成的8位比较器解：,.6 用MSI芯片设计其他的组合逻辑电路 .6.1 用集成数据选择器实现其他组合功能 1. 用数据选择器构成逻辑函数发生器 （1）函数变量数与地址端数相等 例-6 用8选1数据选择器74HC151产生变量逻辑函数：F1＝ ，画出连线图 解：,,图-2 用74HC151实现变量逻辑函数F1的连线图,（2）函数变量数大于地址端数 例-7 已知变量逻辑函数：F2(A，B，C)＝∑m(2，，4，5，6)，试用双4选1数据选择器CT74LS15实现之。

解：须将F2的一个变量C分离出，即 F2(A，B，C)＝∑m(2，，4，5，6) ＝ ＝,,,图- 用双4选1数据选择器实现变量逻辑函数F2的连线图,例-8 选用合适的数据选择器实现5变量逻辑函数：F＝ 解：,图-4 用74HC151产生5变量逻辑函数F的连线图,,2. 用双4选1数据选择器构成1位全加器,. 集成数据选择器的扩展使用 （1）位扩展,图-6 两位8选1数据选择器74HC151的连线方法,（2）字扩展 所谓字扩展，即对可供选择的数据基数进行数倍的扩展6.2 用译码器实现多种组合逻辑功能 1. 用译码器产生逻辑函数 例-9 用集成译码器外加必要的门电路，实现变量逻辑函数：F4(A，B，C)＝∑m(0，2，，4，7)，画出连线图 解：,2. 用译码器组成1位全加器,图-8 用74HC18和两个与非门组成1位全加器,. 用二进制译码器构成各种BCD译码器,图-9 4线-16线译码器74LS154的逻辑符号,表-16 用CT74LS154连接成各种二-十进制编码器的连线表,.6. 用全加器实现多种组合逻辑功能 1. 用全加器实现代码转换,图-40 用全加器实现BCD码转换,2. 8421BCD码加法器 表-17 4位二进制数相加与两个8421码相加的运算规律,图-41 设计强迫进位逻辑电路的卡诺图,图-42 两个1位8421码十进制数加法电路逻辑图,. 用4位全加器构成4位减法器,图-4 用4位全加器构成4位减法器,.7 组合逻辑电路综合应用例 例-10 有一列自动控制的地铁列车，只有在所有车门都已关上和下一段路轨空出的条件下，才能离开站台。

但是，如果发生关门故障，则在开着车门的情况下，列车可以通过手动操作开动，但仍要求下段空出路轨试解答： （1）全用输入端CMOS与非门设计一个指示该地铁列车开动的逻辑电路，画出逻辑图； （2）改用CMOS 线-8线二进制译码器74HC18，外加必要的门电路，实现所设计的逻辑电路，画出连线图解：,真值表,例-11 有一片8选1数据选择器芯片74LS151（见图-46），其数据选择输入端A2的引脚断裂，信号无法从A2输入，试问实现逻辑函数：,图-46 例-11的连线图,THE END,。