4共基极放大电路2.doc

4、 共基放大电路除了前面已经详细介绍过的共发射极放大电路和共集电极放大电路（即射极输出器）以外，在一些高频放大电路或其他特殊情况下有时也采用共基极放大电路，如图甲（a）所示 甲图中和用来给电路设置静态工作点输入信号经过隔直电容加到晶体管的e-b极之间，而c-b极输出，电路的交流通道如图甲(b)所示，由于输出端和输入端以晶体管的基极为公共端，所以叫共基在共基极电路中，晶体管的输入电流为输出电流为，总有，所以电路的电流放大倍数总是小于1但是因为有电压放大作用和功率放大作用，所以仍有实用价值例如晶体管的，，，则共射电路中晶体管的输入电阻而共基电路中晶体管的输入电阻可见，共基电路的输入电阻可以做得极低从图3-67还可以看到，共基电路的电流放大倍数虽然小于1，但由于它的输入电阻非常小，所以电压放大倍数大体上与共射电路相同由于共基接法时的晶体管截止频率比共射接法时的截止频率高倍 ，即几乎所有分立元器件的ＦＭ收音机，其高频头的第一级电路都是用图１所示的共基极调谐放大器 图1 图2图中Ｒ１、Ｒ２是直流偏置电阻。

Ｃ２、Ｃ３容量较大，在工作频段内相当于短路Ｃ１、Ｃ４是回路的调谐电容Ｌ１、Ｌ２是回路电感，Ｌ１、Ｃ１构成低Ｑ值的固定调谐回路，覆盖８８～１０８ＭＨｚ全频段Ｌ２、Ｃ４构成选频回路，调谐于接收信号频率由于ＬＣ回路调谐时呈纯阻性，设为Ｒ０，Ｒ０＝Ｑ√(1/C)，Ｑ是回路的品质因数简化图１后可得等效的交流回路，如图２所示    图１电路工作在低频时，共基极放大器和共发射极放大器具有相近的放大倍数ＦＭ收音机是工作在１００ＭＨｚ左右的高频下，此时三极管共发射极连接时的放大能力大为下降，而共基极时的放大能力却下降甚少，故高频时应采用共基极放大电路    理论分析表明，舍去繁琐的数学推导，可得以下的结论：    １． 放大系数β随工作频率的增加而迅速下降通常低频时值为β0，可用仪器测得高频时值为β，可由公式算得（计算方法从略）；ｆ越高，β比β0越小严格讲，β值只适用于计算共发射极放大器的放大倍数    ２． 分析共基极电路，必须用图２的三极管共基极等效电路和共基极电流放大系数α来分析（详细理论从略）放大系数α＝Ｉｃ／Ｉｅ，若低频时为α0，高频时为α；则相对于α0，高频时的α下降甚微    ３． 定量关系。

共发射极放大器的放大倍数Kｅ可按下式计算：    Kｅ＝－（βＲ0／ｒbe）    式中ｒbe＝ｒb＋（１＋β）ｒe，ｒb是三极管有效基区的体电阻，ｒe是发射结的正向导通电阻    共基极放大器的放大倍数Kｂ为：    Kｂ＝βＲ0／ｒeb式中ｒeb＝ｒe＋（１－α）ｒb，是三极管共基极连接时的等效输入电阻，ｒb和ｒe意义同上     以下举一实例进行说明设三极管参数为ｒb＝２００Ω，ｒe＝２１Ω，β0＝６０，α0＝０．９８频率为１００ＭＨｚ时算得β＝５．８，α＝０．９７；集电极回路的谐振电阻Ｒ０＝５３０Ω试计算低频时和１００ＭＨｚ时，两种电路的放大倍数    低频时：输入电阻ｒbe＝２００＋（１＋６０）×２１＝１４８０Ω，ｒeb＝２１＋（１－０．９８）×２００＝２5Ω；故共发射极放大倍数∣Kｅ∣＝６０×（５３０／１４８０）＝２１．５，共基极放大倍数Kｂ＝０．９８×（５３０／２5）＝２０．８可见两者绝对值几乎相等    １００ＭＨｚ时，输入电阻ｒbe＝２００＋（１＋５．８）×２１＝３４３Ω，ｒeb＝２１＋（１－０．９７）×２００＝２７Ω；故∣Kｅ∣＝５．8×（５３０／３４３）＝９，Kｂ＝０．９７×(530 / 27)＝１９。

结果表明两者相差很大    由以上计算可见，工作于低频时两种电路的放大倍数均为２１倍；但在１００ＭＨｚ时，共发射极电路仅能放大９倍，而共基极电路却可放大到１９倍因此，在ＦＭ收音机或ＴＶ系统中，共基极放大电路得到广泛的应用晶体管接法电流增益电压增益输入阻抗 输出阻抗 应用电路共发射极β》1Kν＞1反相放大中中高信号放大器共基极α≤1最小Kν＞1最大最低最高高频电路高频响应好共集电极γ＞1最大Kν≤1最小最高最低阻抗匹配射极跟随器  5 分立元件应用时应注意的问题1、 降额使用降额使用是在使用分立器件时，有意识地使器件实际所承受的工作条件和环境如：耐压、容许电流、工作频率、温度条件等，合理低于额定限制值2、 容差设计 设计产品时应适当放宽器件的参数变化的允许范围包括制造容差﹑温度漂移﹑时间漂移﹑辐射漂移等,并以此为基础,借助有效的手段进行容差设计.应昼利用计算机辅助设计(CAD)手段进行容差设计.3 热设计温度是影响微电路失效率的重要因素.在微电路工作失效率模型中,温度对失效率的影响通过温度应力系数体现，温度应力系数是温度的函数,其形式因微电路和类型而异.对微电路来说,温度升高10~20℃约可使热应力增加一倍.防过热的目的是将微电路的芯片结温控制在允许范围内,对高可靠设备,要求控制在100℃以下.微电路的芯片结温决定于自身功耗﹑热阻和热环境.因此,将芯片结温控制在允许范围内的措施包括自身功耗﹑热阻和热环境的控制．４防静电对于静电敏感的CMOS集成电路，在使用中除严格遵守有关的防静电措施外，还应注意：① 不作用的输入端应根据要求接电源或地，不得悬空；② 作为线路板输入接口的电路，其输入端除加瞬变电压抑制二极管外，还应对地接电阻器，其阻值一般取0.2～１MΩ③ 当电路与电阻器﹑电容器组成振荡器时，电容器存储电荷产生的电压可使有关输入端的电压短时高于电源电压．为防止这一现象，应在该输入端串联限流电阻器，其阻值一般取定时电阻的２～３倍;④ 作为线路板输入接口的传输门，每个输入端都应串接电阻器，其值一般取50~100Ω;⑤ 作为线路板输入接口的逻辑门，每个输入端都应串联电阻器，其值一般取100~200Ω;⑥ 对作为线路板输入接口的应用部位，应防止其输入电位高于电源电位（先加信号源，后加线路板电源就可导致这一现象的发生）．５防瞬态过载瞬态过载严重时，会使半导体集成电路完全失效．轻微时，也可能导致半导体集成电路产生损伤，使其技术参数降低寿命缩短．对此必须采取防瞬态过载措施．６防寄生耦合寄生耦合可能导致数字电路误码和模拟电路自激．防寄生耦合包括防电源内阻耦合和防布线寄生耦合两个方面．① 防电源内阻耦合．防电源内阻耦合的主要措施是路板的适合位置安装电源去耦电容器，以减少电路引出端处的电源输出阻抗．电源去耦电容器配置的原则如下：(a) 对于动态功耗电源较大的电路，每个电路的每个电源引出端配一只小容量电源去耦电容器，其品种一般采用独石瓷介电容器，容量一般限制在0.01~0.1uF;(b) 对于动态功耗电源较小的电路，几个相距较近电路接同一电源的引出端，共用一只小容量电源去耦电容器，其品种和容量同(a)项;(c) 必要时，每块线路板配一只或几只大容量电源去耦电容器，其品种一般采用固体钽电容器，容量一般取10uF.应根据半导体集成电路的有关参数（例如动态功耗电流尖峰）和它所路板的情况（例如板上电路总数）确定电源去耦电容器的具体配置．② 防布线寄生耦合．半导体集成电路的布线包括与其引出端直接相连的连线和由它构成线路的连线．应借助于正确的布线设计减小布线寄生耦合．布线设计的原则如下：(a) 信号线的长度尽量短，相邻信号线间的距离不应过近；(b) 若信号中含有高频分量且对精度要求不特别高的电路，则其地线设计采用大面积接地带方式，要点为电路的地引出端尽量通过短而粗的连线与接地带相连；(c) 信号的主要成分为低频分量且对精度要求很高的电路，其地线设计采用汇聚于一点的布线方式，要点为每个电路的每个地引出端都有其专用地线，它们汇聚于线路板电子设备的一个点．３　运算放大器选用时应注意的事项①若无特殊要求，应尽量选用通用型运放．当一个电路中有多个运放时，建议选用双运放（如LM358）或四运放(如LM324等)；　　②应正确认识和对待各种参数，不要盲目片面追求指标的先进，例如，场效应管输入级的运放，其输入阻抗虽高，但失调电压也较大，低功耗运放的转换速率也必然较低．各种参数指标是在一定的测试条件下测出的，若使用条件和测试条件不一致，则指标的数值也将会有差异．　　③当用运放作弱信号放大时，应特别注意选用失调以及用噪声系数均很小的运放，如ICL7650．同时应保持运放同相端与反相端对地的等效直流电阻等．此外，在高输入阻抗及低失调﹑低漂移的高精度运放的印刷底板布线方案中，其输入端应加保护环．　　④当运放用于直流放大时，必须妥善进行调零．有调零端的运放应按标准推荐的调零电路进行调零．⑤为了消除运放的高频自激，应参照推荐参数在规定的消振引脚之间接入适当的电容消振，同时应尽量避免两级以上放大级级连，以减小消振困难．为了消除电源内阻引起的寄生振荡，可以运放电源端对地就近接去耦电容，考虑到去耦电解电容的电感效应，常常在其两端并联一个容量为0.01~0.1uF的瓷片电容．４　TTL电路选用时应注意的事项(1)电源①稳定性应保持在±5%之内；②纹波系数应小于5%;③电源初级应有射频旁路．(2)去耦每使用８块TTL电路就应当用一个0.01~0.1uF的射频电容器对电源电压进行去耦．去耦电容的位置应尽可能地靠近集成电路，二者之间的距离应在15cm之内．每块印刷电路板也应用一只容量更大些的低电感电容器对电源进行去耦。

3)输入信号①输入信号的脉冲宽度应长于传播延迟时间，以免出现反射噪声．②要求逻辑＂0＂输出的器件，其不使用的输入端应接地或与同一门电路的在用输入端相连．③要求逻辑＂1＂输出的器件，其不使用的输入端应连接到一个大于2.7V的电压上．为了不增加传输时延时间和噪声敏感度，所接电压不要超过该电路的电压最大额定值5.5V　　④不使用的器件，其所有的输入端都应按照使功耗最低的方法连接．　　⑤在使用低功耗肖特基TTL电路时，应保证其输入端不出现负电压，以免电流流入输入钳位二极管．⑥时钟脉冲的上升时间和下降时间应尽可能短，以便提高电路的抗干扰能力⑦通常，时钟脉冲处于高态时，触发器的数据不应改变．若有例外，应查阅有关的数据规范．⑧扩展器应尽可能地靠近被扩展的门，扩展器的节点上不能有容性负载．　　⑨在长信号线的接收端应接一个0.5~1kΩ的上拉电阻，以便增加噪声容限和缩短上升时间．(4)输出信号①集电极开路器件的输出负载应连接到小于等于最大额定值的电压上，所有其他器件的输出负载应连接到上．②长信号线应该由专门为其设计的电路驱动，如线驱动器﹑缓冲器等．③从线驱动器到接收电路的信号回路线应是连续的，应采用特性阻抗约为100Ω的同轴线或双绞线；④在长信号线的驱动端应加一只小于51Ω的串联电阻，以便消除可能出现的负过冲．(5)并联应用①除三态输出门外，有源上拉门不得并联连接．只有一种情况例外，即并联门的所有输入端和输出端均并联在一起，而且这些门电路封闭在同一外壳内．②某些TTL电路具有集电极开路输出端，允许将几个电路的开集电极输出端连接在一起，以实现＂线与＂功能．但应在该输出端加一个上拉电阻，以便提供足够的驱动信号，提高抗干扰能力，上拉电阻的阻值应根据该电路扇出能力确定．５CMOS电路选用时应注意的事项(1)电源①稳定性应保持在±。