电视机CPU结构及工作原理.docx

电视机CPU结构及工作原理 一、整机电路的基本组成及讯号流程(如图所示) 特点：微控制器管理彩电讯号处理晶片为核心 1．通过高频调谐器选择不同频道的射频电视讯号，并抑制邻频干扰 2．将射频电视讯号与本振讯号混合，产生中频讯号，本振讯号-射频讯号=中频(38.0mhz) 3．对中频电视讯号作同步检波，分离出全电视讯号和第二伴音中频讯号 4．从**讯号高度讯号和色度讯号（频谱分离），分离行、场同步讯号（时域分离） 5．恢复与色同步讯号、同相位的色副载波，对色讯号作同步检波，分离出两色差讯号分量，同时解调出基带色讯号（r-y）与（b-y） 6．亮度讯号（y）经延时、黑电平延伸处理、对比度及亮度调节处理后，与色差讯号在基色矩阵电路中合成，得到r、g、b三基色讯号 7．通过与电台传送端同频、同相位、同线性的电子束扫描将得到顺序排列的象素 8．通过鉴频解调、还原伴音 二、微控制器及i2c汇流排 （一）tmp87ck38n的引脚功能： p20（int5/stop）外部中断源5输入或stop模式的解除讯号输入端。

p35（sda0）i2c汇流排序列资料输入/输出 p36（scl0）i2c汇流排时钟输入/输出 p33（tc4） 定时器/计数器4触发输入 p32（int4） 外部中断源4触发输入 p31（tc3） 定时器/计数器3触发输入 p30（int3/rxin）外部中断源3或遥控讯号输入 p47（pwm7）~p41（pwm1）7bit d/a转换输出 p40（pwm0）14bit d/a转换输出 p57脉冲输出 p56（ain3）~p53（ain0）8bit a/d转换输入 p53（ain0/tc1/int2/sck1）a/d转换输入或定时器/计数器输入，或中断2输入/输出 p52（sda1/so1）i2c汇流排序列资料输入/输出或sio序列资料输出 p51（pwm9/scl1/sl1）7bit d/a输出，i2c汇流排sda或sio资料输入 p50（pwm8/tc2/int0）7bit d/a输出/定时器/计数器2输入/外部中断0输入 p67（y/bl）背景消除控制讯号输出。

p66（b）、p65（g）、p64（r）r g b三基色输出 p62（csout）测试用**讯号输出 p61（ain5）、p60（ain4）a/d转换输入 p71（vd） 场同步讯号输入 p70（hd） 行同步讯号输入 osc1、osc2 连线osd电路谐振线圈 xin、xout 连线外部时钟谐振电路 rest 复位讯号输入或监视定时器输出/“地址-陷阱-复位”/系统. test 测试引脚（结束测试），连线到低电平 vdd，vss 电源+5v，0v（gnd） （二）tmp87ck38n的内部结构（如下图）： 1.cpu部分： 8位长字处理器，可接8位、16位资料操作，有412条基本指令在8mhz时频下指令执行速度0.5us，定址方式丰富、有直接、立即、扩充套件间接、变址、相对等各种定址方式 可访问64kb地址空间，指令系统除了有各种算术和逻辑运算功能外还有位处理功能，适用于控制应用，运算器由算术逻辑单元alu、通用暂存器组、程式状态字暂存器组成，完成算术运算、逻辑运算、移位、资料传送等操作。

控制器由指令暂存器、指令译码器、时钟振荡器与定时单元、地址形成部件组成，完成取指令、分析指令、产生内部微指令 储存器的定址空间64kb，包括片内24kb掩膜rom512byte静态ram有14箇中断源（外部5个、内部9个） 有监视定时器，可程式设计设定时中断或复位输出 （1）储存器地址映像 该机的储存器系统由统一编址的rom、ram、sfr和dbr四种储存区组成rom区为24kb存放程式和**常数，ram包括128byte的通用暂存器和384byte的资料与堆叠区通用暂存器区共有16个工作暂存器组 特殊功能暂存器区有64位元组空间，主要作i/o埠资料暂存器、外围器件资料暂存器、外围器件状态暂存器、系统控制资料暂存器、中断控制器和程式状态字（psw）；dbr是资料缓冲暂存器区，主要作为osd控制暂存器和遥控讯号暂存器-128byte （2）通用暂存器组（地址空间0040h∽bfh） 87ck38有16组通用暂存器组，每组有8个位暂存器w、a、b、c、d、e、h、l暂存器组可按8位暂存器使用亦可组成16位暂存器对： wa、bc、de和hl。

其中a是8位累加器，作低8位用暂存器对hl与de常用指定储存器地址 hl可作资料指标/变址储存器（hl+d）/基地址暂存器，de可作资料指标（de） （3）资料储存器（ram） 87ck38有512个位元组（0040h~023fh）静态资料储存器ram地址0000h~00ffh可作用标誌或使用者计数器通用暂存器组及堆叠区 （4）程式计数器pc（program counter） 程式计数器（pc）是一个16位暂存器，其中始终存放着下一条指令的地址 （5）程式状态字（psw） psw分配在特殊功能暂存器（sfr）的003fh单元，其中zf是零标誌、cf进位标誌、hf是半进位标誌、jf是跳转状态 （6）特殊功能暂存器（sfr） sfr的地址在0000h~003fh的ram区共64个位元组，i/o埠的地址对映及全部外设的控制与资料传送，都通过特殊功能暂存器及资料缓冲暂存器来实现 （7）堆叠与堆叠指标 堆叠可定位在除暂存器器组以外的ram区域，栈深只受ram空间的限制，堆叠指标sp是一个16位的暂存器，sp总指向堆叠的下一空储存单元。

（8）时钟电路系统 a．时钟电路系统的组成如图所示，由4预分频器（fc/4）及21级二进位制计数分频电路对系统主时钟讯号进行分频，向cpu部分提供各种时钟讯号 b．机器週期，指令的执行及外部硬体的执行，都需要用主系统时钟讯号来同步，执行一条指令的时间为指令週期 （9）中断控制器 87ck38有14箇中断源（15个外部中断源与9个内部中断源） 中断源的名称与向量地址如表所示中断锁存器（il）储存着中断源的中断请求讯号，其中断源的中断请求被cpu接受后，对应的中断锁存器（ilx）被置“1”可遮蔽中断请求的接受或禁止，由使用者通过程式来设定中断主允许标誌（imf）与单箇中断源允许标誌epx来确定 当多箇中断源请求中断服务时，由硬体电路确定cpu响应中断的优先顺序 (10) 地址-陷阱-复位功能 如果cpu出现功能错误，试图从sfre取出指令时，“地址-陷阱-复位”功能即发生作用，cpu从复位向量地址重新执行初始化程式 (11) 监视定时器wdt（watchdog timer） cpu因受到干扰而出现功能错误，不能在wdt定时时间範围内到达迴圈程式的终端时，定时器wdt就/reset引脚电平拉抵或非遮蔽中断请求intwdt，使cup有机会摆脱“宕机”状态，wdt通过控制储存器（wdtcr1，wdtcr2），进行功能设定和选择。

（12）rom校正电路 a．rom校正电路的结构 rom校正功能有程式跳转模式和资料替换模式，有关修补程式的指令**及资料必须预先经初始化程式从外部储存器通过i2c汇流排装入内部资料ram区程式跳转模式是根据rom中需要替换的程式地址，用跳转指令转移到装入修补程式的ram区；资料替换模式是替换掉rom中的一个位元组或字，rom校正功能的实现，依赖于rom校正控制暂存器（romccr）与rom校正资料暂存器（romcdr）的设定rom校正资料暂存器有4组储存单元，可以存放4个修补程式地址/替换资料 写资料计数器（wdc）是这4组储存单元的地址指标，无论何时，wdc总指向取道romcdr的那些资料的写入位置，复位期间wdc的初值为“0” b．rom校正功能的实现： 修补纠错程式由初始化程式从外部储存器读入ram中，rom区的首地址及ram区的跳转首地址，必须写入rom校正地址暂存器romcdr1然后bank1在wdc 的指引下，进入暂存器组（bank） （二）定时器/计数器部分（主要介绍十六定时/计数tc） 87ck38有2 个16位的定时/计数tc1及tc2，2 个8位的定时/计数tc3及tc4。

1．16位加法计数器是其中心环节，它可以对内部时钟振荡器或tc1引脚输入的触发脉冲进行计数，tc1的控制器由8位控制暂存器（tc1cr）与两个别6位资料暂存器（treg1a）与（treg1b）组成 2．tc1的控制：控制tc1的（tc1cr）、treg1a、treg1b的配置与功能如图所示treg1a）与（treg1b）的内容不受复位操作的影响 3．tc1功能：tc1有5种执行模式：定时、外部触发定时、事件计数、视窗宽度及脉冲宽度测量。