expii介绍及实验介绍(dsp).doc

数字信号处理 EXPII 型教学实验系统 １第一章 实验系统介绍一、系统概述EL-DSP-EXPII 教学实验系统属于一种综合的教学实验系统，该系统采用双 CPU设计，实现了 DSP 的多处理器协调工作两个 DSP 通过 HPI 口并行连接， CPU1 可以通过 HPI 主机接口访问 CPU2 的存储空间该系统采用模块化分离式结构，使用灵活方便用户二次开发客户可根据自己的需求选用不同类型的 CPU 适配板，我公司所有CPU 适配板是完全兼容的，用户在不需要改变任何配置情况下，更换 CPU 适配板即可作 TI 公司的不同类型的 DSP 的相关试验除此之外，在实验板上有丰富的外围扩展资源（数字、模拟信号发生器，数字量 IO 扩展，语音 CODEC 编解码、控制对象、人机接口等单元） ，可以完成 DSP 基础实验、算法实验、控制对象实验和编解码通信试验CPU1 CPU2语 音 编 码 解 码模 块存 续 器 扩 展模 块 信 号 源模 块A/D模 块LCD模 块数 字 量输 入 、 输 出模 块 CPLD D/A模 块电 源模 块温 控模 块直 流 电 机模 块步 进 电 机模 块键 盘 /LED模 块HPIEL-DSP-EXPII 教学实验系统功能框图数字信号处理 EXPII 型教学实验系统 ２二、硬件组成该实验系统其硬件资源主要包括： CPU 单元 数字量输入输出单元 存储器及信号扩展单元 BOOTLOADER 单元 语音模块 液晶模块 CPLD 接口 A/D 转换单元 D/A 转换单元 信号源单元 温控单元 步进电机 直流电机 键盘接口 电源模块1、 CPU 单元CPU 单元包括 CPU1、CPU2 两块可以更换的 CPU 板，用户可根据需要选择不同种类的 CPU 板。

板上除 CPU 之外还包括以下单元：1） CPU 模式选择CPU 通常情况下可以根据用户需求工作在不同的模式下，主要用 MP/Error!的电平来决定当 MP/Error!为高电平时， DSP 工作在微处理器模式，当 MP/Error!为低电平时DSP 工作在为计算机方式在不同模式下存储器映射表有所不同详细信息请查阅相应的数据手册2）电源模块在 5402 CPU 板上由于 TMS320VC54X 数字信号处理器内核采用 3.3V 和 1.8V 供电，因此需要将通用的 5V 转换成 3.3V 和 1.8V为中央处理器提供内部电源转换电路如图所示：数字信号处理 EXPII 型教学实验系统 ３C18DGNDC20 C233.3V1.8VC22C21VCCNC1 NC21GND3 1EN41IN5 1IN6NC7 NC82GND9 2EN102IN11 2IN12NC13 NC14 NC 15NC 162OUT172OUT 182SENSE 19NC20NC 212RESET 221OUT231OUT 241FB/SENSE 25NC26NC 271RESET 28U3C19在 2407 CPU 板上由于 TMS320LF2407 数字信号处理器内核采用 3.3V 供电，因此需要将通用的 5V 转换成 3.3V,为中央处理器提供内部电源。

转换电路如图所示：3） 电平转换由于数字信号处理其内部采用 3.3V 和 1.8V 供电，而且其输入输出接口电平为3.3V，对于数字量输出而言完全可以和 5V 电平兼容但对于数字量输入而言，由于其内部是 3.3V，因此不能将中央处理器的输出口直接和外围扩展的 5V 器件相连，必须加入电平转换期间进行电平转换和信号隔离典型的就是数据线，必须进行隔离，对于其他的涉及到的输入信号也要进行相应的转换在 CPU 板上， LVTH16245 完成了该项功能４） 复位电路以及时钟单元复位电路主要包括上电复位和硬件手动复位，每次复位要求至少要有 8 到 10 个系统时钟因此要求适当的配置复位电路 RC 网络时钟电源主要利用数字信号处理器内部晶振源，并通过外部锁相环控制电路，选择适当倍频倍数，为 CPU 内部提供系统时钟数字信号处理 EXPII 型教学实验系统 ４5402 DSP 倍频控制数字信号处理 EXPII 型教学实验系统 ５2407 DSP 倍频控制2、数字量输入输出单元 8bit 的数字量输入（由八个带自锁的开关产生） ，通过 74LS244 缓冲；8bit 的数字量输出（通过八个 LED 灯显示） ，通过 74LS273 锁存。

数字量的输入输出都映射到 CPU 的 IO 空间 数字量显示的八个 LED 数码管，通过 HD7279 控制3、存储器及信号扩展单元：1) 静态存储器 SRAM(IS61C256 32K×8bit) 在该实验板上，使用的存储器接口芯片是 ISSI 公司的 IS61C256，它具有以下特点： 访问速度 10、12、15、20、25ns 可选； 低功耗：400mW（典型）； 低静态功耗-250μW（典型）CMOS 器件；-55mW（典型） TTL 器件； 全静态操作，无需时钟或刷新； 输入输出和 TTL 电平兼容； 单 5V 供电静态存储器分为两个部分,一部分是 32K×16bit 的程序存储器（5402 地址为数字信号处理 EXPII 型教学实验系统 ６8000H～0FFFFH，2407 地址为 0000H～7FFFH）芯片序号 U20、U21 和 32K×16bit的数据存储器（地址为 5402 地址为 0000H～7FFFH） ，2407 地址为 8000H～0FFFFH 芯片序号 U22、U23根据选择不同类型的 CPU 分别映射到相应地址的程序空间和数据空间2)、DSK 扩展信号插座：接插件 P7、P8 是和 TI 公司 DSK 兼容的信号扩展接口，可连接图像处理、高速AD、DA、USB、以太网等扩展板，也可以连接 TI 公司的标准 DSK 扩展信号板。

P7：CPU 信号扩展（TI 公司兼容 DSK 接口）序号 符号 备注1 +12V 电源2 -12V 电源3 GND 地4 GND 地5 +5V 电源6 +5V 电源7 GND 地8 GND 地9 +5V 电源10 +5V 电源11 NC 空脚12 NC 空脚13 NC 空脚14 NC 空脚15 NC 空脚16 NC 空脚17 NC 空脚18 NC 空脚19 +3.3V 电源20 +3.3V 电源21 BCLKX0 MCBSP0 数据输出时钟数字信号处理 EXPII 型教学实验系统 ７22 NC 空脚23 BFX0 MCBSP0 数据输出帧时钟24 BDX0 MCBSP0 数据输出25 +5V 电源26 GND 地27 BCLKR0 MCBSP0 数据输入时钟28 NC 空脚29 BFR0 MCBSP0 数据输入帧时钟30 BDR0 MCBSP0 数据输入31 +12V 电源32 GND 地33 BCLKX1 MCBSP1 数据输出时钟34 NC 空脚35 BFX1 MCBSP1 数据输出帧时钟36 BDX1 MCBSP1 数据输出37 GND 地38 GND 地39 BCLKR1 MCBSP1 数据输入时钟40 NC 空脚41 BFR1 MCBSP1 数据输入帧时钟42 BDR1 MCBSP1 数据输入43 GND 地44 GND 地45 TOUT0 定时器 0 输出46 NC 空脚47 NC 空脚48 INT0 中断 049 TOUT1 定时器 1 输出50 NC 空脚51 GND 地数字信号处理 EXPII 型教学实验系统 ８52 GND 地53 INT1 中断 154 NC 空脚55 NC 空脚56 NC 空脚57 NC 空脚58 NC 空脚59 RES 复位信号60 NC 空脚61 GND 地62 GND 地63 NC 空脚64 NC 空脚65 NC 空脚66 NC 空脚67 INT2 中断 268 INT3 中断 369 NC 空脚70 NC 空脚71 NC 空脚72 NC 空脚73 NC 空脚74 NC 空脚75 GND 地76 GND 地77 GND 地78 CLK 时钟79 GND 地80 GND 地数字信号处理 EXPII 型教学实验系统 ９P8：CPU 信号扩展（TI 公司兼容 DSK 接口）序号 符号 备注1 +5V 电源2 +5V 电源3 A19 地址4 A18 地址5 A17 地址6 A16 地址7 A15 地址8 A14 地址9 A13 地址10 A12 地址11 GND 地12 GND 地13 A11 地址14 A10 地址15 A9 地址16 A8 地址17 A7 地址18 A6 地址19 A5 地址20 A4 地址21 +5V 电源22 +5V 电源23 A3 地址24 A2 地址25 A1 地址26 A0 地址数字信号处理 EXPII 型教学实验系统 １０27 A21 地址28 A20 地址29 NC 空脚30 NC 空脚31 GND 地32 GND 地33 NC 空脚34 NC 空脚35 NC 空脚36 NC 空脚37 NC 空脚38 NC 空脚39 NC 空脚40 NC 空脚41 +3.3V 电源42 +3.3V 电源43 NC 空脚44 NC 空脚45 NC 空脚46 NC 空脚47 NC 空脚48 NC 空脚49 NC 空脚50 NC 空脚51 GND 地52 GND 地53 D15 数据54 D14 数据55 D13 数据56 D12 数据数字信号处理 EXPII 型教学实验系统 １１57 D11 数据58 D10 数据59 D9 数据60 D8 数据61 GND 地62 GND 地63 D7 数据64 D6 数据65 D5 数据66 D4 数据67 D3 数据68 D2 数据69 D1 数据70 D0 数据71 GND 地72 GND 地73 DSKRE 读写信号 CPLD 控制74 SWE 写信号75 SOE 读信号76 READY 准备好信号77 CE3 片选78 CE2 片选79 GND 地80 GND 地4、BOOTLOADER 单元：使用的存储器接口芯片是 28C256 32K×8bit，地址为 5402 DSP 数据空间8000H～0FFFFH，它具有以下特点： 访问速度快于 45ns 低功耗：典型静态 CMOS 电流 20μA 单 5V 供电数字信号处理 EXPII 型教学实验系统 １２ 供电电压可在±10%变化 典型编程时间 4S 100mA 闩锁保护从-1V 到 VCC + 1V 高噪声门限 CMOS/TTL 输入/输出电平兼容 标准 28 脚 DIP、PDIP 封装或 32 脚 PLCC 封装板上芯片序号 U24 用来存放用户程序，可以通过选择 5402 CPU 板上的 MP/Error!来选择 bootloader 模式。

出厂时存储器内固化了系统测试程序，上电后可对系统硬件进行自动测试在本系统中采用并行存储器引导模式5、 语音处理单元语音 CODEC 采用 TLC320AD50 芯片该芯片采用 sigma-delta 技术提供高精度低速信号变换，有两个串行同步变换通道、D/A 转换前的差补滤波器和 A/D 变换后的滤波器其他部分提供片上时序和控制功能Sigma-delta 结构可以实现高精度低速的数模／模数转换芯片的各种应用软件配置可以通过串口来编程实现主要包括：复位、节电模式、通信协议、串行时钟速率、信号采样速率、增益控制和测试模式最大采样速率22.05kb/s,采样精度 16bit语音处理单元由语音输入模块、TLC320AD50 模块、输出功率模块组成语音输入模块采用偏置和差动放大技术，并经过滤波和处理后将输入到语音编解码芯片TLV320AD50，前端输入的电压范围为-2.5V---+2.5V经过变换后输入到 AD50 的芯片的。