时序逻辑电路的分析与设计课件.ppt

第第1111章章 时序逻辑电路的分析与设计时序逻辑电路的分析与设计XZQW组合电路组合电路存储电路存储电路外部输入信号外部输入信号外部输出信号外部输出信号 驱动信号驱动信号 状态信号状态信号时序电路的框图：时序电路的框图：描述时序电路的三组方程：描述时序电路的三组方程：输出方程输出方程: Z(tn)=F[X(tn),Q (tn)] 驱动方程驱动方程: W(tn)=G[X(tn),Q (tn)] 状态方程状态方程: Q(tn+1)=H[W(tn),Q (tn)]时序电路分类：时序电路分类： 根据存储单元的状态改变是否在根据存储单元的状态改变是否在统一统一的的时钟脉冲时钟脉冲控制控制下下同时同时发生来分：发生来分：同步同步时序电路；时序电路； 异步异步时序电路时序电路根据输出信号的特点来分：根据输出信号的特点来分：米里米里(Mealy)型型：输出信号：输出信号不仅仅不仅仅取决于存储电路的状取决于存储电路的状 态，而且还取决于外部输入信号态，而且还取决于外部输入信号 摩尔摩尔(Moore)型型：输出信号：输出信号仅仅仅仅取决于存储电路的状态，取决于存储电路的状态， 而和该时刻的外部输入信号无关。

而和该时刻的外部输入信号无关 11.1 时序逻辑电路的分析方法时序逻辑电路的分析方法分析目的分析目的: 所谓分析，就是由给定电路，来找出电路的所谓分析，就是由给定电路，来找出电路的功功能能对时序逻辑电路而言，本质上是求对时序逻辑电路而言，本质上是求电路在不同的外部电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律输入和当前状态条件下的输出情况和状态转换规律. 同步同步时序逻辑电路和时序逻辑电路和异步异步时序逻辑电路有不同的分析方时序逻辑电路有不同的分析方法11.1.1 同步同步 时序逻辑电路的分析方法时序逻辑电路的分析方法 由于在同步时序电路中，各触发器的动作变化是在由于在同步时序电路中，各触发器的动作变化是在CP脉冲作用下脉冲作用下同时同时发生的，因此，在同步电路的分析中发生的，因此，在同步电路的分析中,只只要知道了在要知道了在当前状态下各触发器的输入当前状态下各触发器的输入（即（即驱动信号驱动信号））,就能根据触发器的就能根据触发器的特性方程特性方程,求得电路的求得电路的下一个状态下一个状态,最终最终找到电路的找到电路的状态转换规律状态转换规律。

(3) 根据根据状态方程状态方程和和输出方程输出方程,列出列出状态表状态表;(4) 根据根据状态表状态表画出画出状态图状态图或或时序图时序图;(5) 由由状态表状态表或或状态图状态图(或或时序图时序图)说明电路的说明电路的逻辑功能逻辑功能.分析步骤分析步骤:(1)列出时序电路的列出时序电路的输出方程输出方程和和驱动方程驱动方程(即该时序电路中即该时序电路中组合电路部分组合电路部分的逻辑函数表达式的逻辑函数表达式);(2) 将上一步所得的将上一步所得的驱动方程驱动方程代入触发器的代入触发器的特性方程特性方程,导导出出 电路的电路的状态方程状态方程;例例1: 分析下列时序电路的逻辑功能分析下列时序电路的逻辑功能.1J1KC1F01J1KC1F1CP&1&&ZX输出方程输出方程：：Z=XQ0Q1nn驱动方程驱动方程：：J0=XQ1 ，，K0=XJ1=X ，，K1=X+Q0nn状态方程状态方程：：Q0 =XQ1Q0+XQ0 =X(Q0+Q1)Q1 =XQ1+X+Q0Q1 =X(Q0+Q1)n+1n+1nnnnnnnnnn由由JK触发器的特性方程：触发器的特性方程：Qn+1=JQn+KQn状态表状态表X Q1 Q0 Q1 Q0 Z0 0 0 0 0 00 0 1 0 0 00 1 0 0 0 00 1 1 0 0 01 0 0 1 0 01 0 1 1 1 01 1 0 0 1 01 1 1 1 1 1nnn+1n+1状态图状态图001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能功能: 1111序列检测器序列检测器输出方程：输出方程：Z=XQ0Q1nn状态方程：状态方程：Q0 =XQ1Q0+XQ0 =X(Q0+Q1)Q1 =XQ1+X+Q0Q1 =X(Q0+Q1)n+1n+1nnnnnnnnnn写方程式写方程式写方程式写方程式时钟方程时钟方程输出方程输出方程( ( ( (同步同步同步同步) ) ) )驱动方程驱动方程状态方程状态方程特性方程特性方程( ( ( (Moore Moore 型型型型) ) ) )[ [解解] ]1J1KC11J1KC11J1KC1&FF1FF0FF2CPY例例2: 分析下列时序电路分析下列时序电路计算，列状态转换表计算，列状态转换表计算，列状态转换表计算，列状态转换表CPQ2 Q1 Q0 Y012345010 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11画状态转换图画状态转换图画状态转换图画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动： 存在无效状态，但没有存在无效状态，但没有形成循环。

形成循环不能自启动：不能自启动： 无效状态形成循环无效状态形成循环11.2 时序电路的基本设计方法时序电路的基本设计方法设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（输出方程、（输出方程、状态方程）状态方程）根据状态方根据状态方程、触发器程、触发器特性方程，特性方程，求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动11.3.1 计数器计数器计数器功能计数器功能: 统计输入脉冲的个数统计输入脉冲的个数. 计数器除了直接用于计数外计数器除了直接用于计数外,还可以用于定时器、还可以用于定时器、分频器、程序控制器、信号发生器等多种数字设备分频器、程序控制器、信号发生器等多种数字设备中中.计数器分类：计数器分类：A：同步计数器；异步计数器同步计数器；异步计数器B：二进制计数器；非二进制计数器二进制计数器；非二进制计数器11.3 MSI构成的时序逻辑电路构成的时序逻辑电路1. 同步二进制计数器同步二进制计数器1) 电路组成和逻辑功能分析电路组成和逻辑功能分析 以以由由T触触发发器器构构成成的的四四位位同同步步二二进进制制加加法法计计数数器器为为例例进行讨论进行讨论.CPQ3Q2Q1Q0C0000001000102001003001104010005010106011007011108100009100101010100111011012110001311010141110015111111600000T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0nnnnnnnnnnCP: 计数脉冲计数脉冲;Q3Q2Q1Q0: 计数器的输出状态计数器的输出状态;C: 计数器的进位标志计数器的进位标志.1J1KC1F00T0=11J1KC1F11T11J1KC1F22T21J1KC1F03T3&&&CPCG3G2G1Q3为高位为高位;Q0为低位为低位.2) 同步二同步二 进制加法计数器的特点进制加法计数器的特点(1)由由n 个触发器构成的同步二进制加法计数器的模为个触发器构成的同步二进制加法计数器的模为2n, 没有多余状态没有多余状态,状态状态利用率最高利用率最高;(2) 用用T 触发器构成的同步二进制加法计数器触发器构成的同步二进制加法计数器,其电路结构其电路结构 有两条规则有两条规则: ①① T0=1; ②② Ti=Qi-1Qi-2…Q0 (i≠0).(3) 同步计数器工作速度快同步计数器工作速度快,这种计数器的最高工作频率这种计数器的最高工作频率 可达可达 fmax= 1tPF+tPG3) MSI同步二进制加法计数器同步二进制加法计数器 MSI同同步步二二进进制制加加法法计计数数器器典典型型器器件件有有74161、、74163等等,它们都是四位同步加法计数器它们都是四位同步加法计数器.CP RD LD ENP ENT 功能功能 0 异步清异步清 零零 1 0 同步同步 置置 数数 1 1 0 1 保持保持(包括包括CO的状态的状态) 1 1 0 保持保持(CO=0) 1 1 1 1 同步计数同步计数 ×××××××××↑↑74161功能表功能表1615141312111091234567874161VCC CO Q0 Q1 Q2 Q3 ENT LD RD CP D0 D1 D2 D3 ENP GNDD0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16RDLDENTENPCP3CT=15CO[1][2][4][8]74161PLAYPLAY利用多片利用多片74161实现计数器的位数扩展实现计数器的位数扩展:D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161D4Q5Q6Q7Q4R1,5DD5D6D7C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161D8Q9Q10Q11Q8R1,5DD9D10D11C5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENPENTENP1111111111实现模实现模212计数器方案之一计数器方案之一 2. 二进制减法计数器二进制减法计数器CPQ3Q2Q1Q0C0000001111102111003110104110005101106101007100108100009011101001100110101012010001300110140010015000111600000 T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 C=Q3Q2Q1Q0nnnn3. 二进制可逆计数器二进制可逆计数器可逆计数器具有两种形式可逆计数器具有两种形式:①① 有加减控制的可逆计数器有加减控制的可逆计数器: 这种电路有这种电路有一个一个CP脉冲脉冲 输入端输入端,有一个有一个加减控制端加减控制端,电路作何种计数电路作何种计数,由加减由加减 控制端的控制端的控制信号控制信号来决定来决定;②② 双时钟可逆计数器双时钟可逆计数器: 这种电路有这种电路有两个两个CP脉冲输入端脉冲输入端, 电路作不同计数时电路作不同计数时, 分别从不同的分别从不同的CP端端输入输入.PLAYPLAY有有加加/减控制减控制的同步二进制可逆计数器电路的设计思路：的同步二进制可逆计数器电路的设计思路：以以T触发器设计例触发器设计例1J1KC1FiiiMUXCPU/DQi-1Qi-2…Q01 0 Qi-1Qi-2…Q0Ti(1) i=0 T0=1;(2) i≠0 Ti如图所示：如图所示：当当U/D=0时时,各触发器的驱动方程为各触发器的驱动方程为: T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 符合减法计数器的驱动方程符合减法计数器的驱动方程;当当U/D=1时时,各触发器的驱动方程为各触发器的驱动方程为: T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 符合加法计数器的驱动方程符合加法计数器的驱动方程;有加有加/减控制的同步减控制的同步4位二进制可逆计数器电路位二进制可逆计数器电路1J1KC1F00 11J1KC1F111J1KC1F221J1KC1F03CPQ0Q13&&&&&&&&&Q0Q0Q1Q1Q2Q21U/DQ2Q4.4.异步二进制计数器异步二进制计数器1) 1) 电路组成和功能分析电路组成和功能分析由由下降边沿下降边沿触发的触发的T’触发器触发器构成的四位二进制构成的四位二进制加法加法计数器计数器: :1J1KC1R1F0Q011J1KC1RF1Q11J1KC1R1F2Q21J1KC1R1F3Q3RDCP电路图电路图波形图波形图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0CPQ0Q1Q2Q3如将电路改为：如将电路改为：1J1KC1R1F0Q011J1KC1RF1Q11J1KC1R1F2Q21J1KC1R1F3Q3RDCP即将前一级的即将前一级的Q端和后一级的端和后一级的CP端相连，则输出波形为：端相连，则输出波形为： 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 00 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 00 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0CPQ0Q1Q2Q3为二进制减法计数器为二进制减法计数器5.同步十进制同步十进制8421BCD码计数器码计数器1) 电路组成和逻辑功能分析电路组成和逻辑功能分析1J1KC1F00 11J1KC1F111J1KC1F2Q1J1KC1F0QCP3Q2Q&&&C≥1&&Q3 Q0Q1 Q0Q3 Q0Q3Q0Q2Q1Q0驱动方程和输出方程：驱动方程和输出方程：T0=1T1=Q3Q0nnT2=Q1Q0nnT3=Q2Q1Q0+Q3Q0nnnnnC=Q3Q0nn电路状态方程电路状态方程Q2 =Q2⊕ ⊕（（Q1Q0））nnn+1 nQ0 =Q0n+1nQ3 =Q3⊕ ⊕（（Q2Q1Q0+Q3Q0））nnnnnnn+1Q1 =Q1⊕ ⊕（（Q3Q0））nnnn+1Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 n+1n+1n+1n+1nnnn状态表状态表无效状态无效状态同步十进制加法计数器状态图同步十进制加法计数器状态图有效状态圈有效状态圈无效状态无效状态无效状态无效状态0000000100100011010001010110011110001001111011111100110110111010100000000000110Q3Q2Q1Q0/C/12) 计数器的自启动特性计数器的自启动特性 时时序序电电路路由由于于某某种种原原因因进进入入无无效效状状态态,若若在在若若干干个个时时钟钟脉脉冲冲作作用用下下,能能自自行行返返回回到到某某个个有有效效状状态态,进进入入有有效效循循环环圈圈,则则称称该该电电路路具具有有自自启启动动特特性性.否否则则就就不不具具有有自自启启动动特特性性。

在在设设计计电电路路的的过过程程中中，，如如果果设设计计的的电电路路不不能能自启动，可以对设计图进行修改，重新设计自启动，可以对设计图进行修改，重新设计 3) MSI同步十进制计数器同步十进制计数器D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10RDLDENTENPCP3CT=9CO[1][2][4][8]74160 74160为中规模集成同步为中规模集成同步十进制加法计数器十进制加法计数器,其逻辑其逻辑符号、功能表、引脚图均符号、功能表、引脚图均和同步二进制计数器和同步二进制计数器74161类同类同.PLAYPLAY6. 任意进制计数器任意进制计数器 利用已有的中规模集成计数器利用已有的中规模集成计数器,经外电路的不同连接经外电路的不同连接,以得到所需以得到所需任意进制计数器任意进制计数器,是数字电路中的一项是数字电路中的一项关键关键技技术术.1) 反馈复位法反馈复位法控制异步清零端控制异步清零端RD来获得任意进制计数器来获得任意进制计数器CPQ0Q1Q2波形图波形图000001010011100101110Q2Q1Q0状态图状态图D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=9CO[1][2][4][8]74160&原理图原理图11RDLD1例：试用例：试用74160构成模构成模6加法计数器。

加法计数器PLAYPLAY例：试用四位二进制计数器例：试用四位二进制计数器74161构成模构成模10计数器D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161&原理图原理图11RDLD100000001001000110100010101100111100010011010Q3Q2Q1Q0状态图状态图复位法的缺点：复位法的缺点：①① 存在一个极短的过渡状态；存在一个极短的过渡状态；②② 清零的可靠性较差清零的可靠性较差2) 反馈置位法反馈置位法(置数法置数法)利用计数器的预置数控制端来获得任意进制计数器利用计数器的预置数控制端来获得任意进制计数器.例例: 试用试用74161实现模实现模10计数器计数器.0000000100100011010001010110011110001001Q3Q2Q1Q0状态图状态图D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]74161&原理图原理图11RDLD10110011110001001101010111100110111101111Q3Q2Q1Q0状态图状态图D0Q1Q2Q3Q0R1,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10ENTENPCP3CT=15CO[1][2][4][8]741611原理图原理图11RDLD10110模模10计数器的另一种方案计数器的另一种方案例：试用例：试用74161构成模构成模100同步计数器。

同步计数器分析：分析： 模模100计数器需用两片计数器需用两片74161构成构成(8位二进制计数位二进制计数器的模值为器的模值为256),模模100计数器可从计数器可从0计到计到99. 而而99的二进制的二进制数为数为.Q1Q2Q3Q0R1,5DC5/2,3,4+M1M2G3G4CTRDIV16ENTENPCP3CT=15CO[1][2][4][8]74161Q5Q6Q7Q4R1,5DC5/2,3,4+M1M2G3G4CTRDIV163CT=15CO[1][2][4][8]74161ENTENP11111&模模100同步计数器同步计数器11.3.2 寄存器和移位寄存器寄存器和移位寄存器1. 寄存器寄存器寄存器用途寄存器用途: 暂时存放二进制数码暂时存放二进制数码.①① 4位位D触发器寄存器触发器寄存器(74175)1DC1R1DC1R1DC1R1DC1R11CPRDd1d2d3d4Q1Q1Q2Q2Q3Q3Q4Q4输入输入 输出输出RD CP d Qn+1 Qn+1 0 × × 0 1 1 ↑ 1 1 0 1 ↑ 0 0 1 1 0 × Qn QnQ1Q1Q2Q2Q3Q3Q4Q4d1d2d3d41DRC1RDCP②② 具有具有三态输出三态输出的四位的四位缓冲缓冲数据寄存器数据寄存器(74173)74173功能表功能表RD CP G1 G2 M N Q1 Q2 Q3 Q4 1 × × × 0 0 0 0 0 0 0 0 0 0 0 d1 d2 d3 d4 0 1 × 0 0 Q1 Q2 Q3 Q4 0 × 1 0 0 Q1 Q2 Q3 Q4 1 × × 1×Z1D  ▽▽d1Q1d2Q2d3Q3d4Q4MNG1G2CP&&RENC1RD ：为缓冲器符号；：为缓冲器符号； ：： 三态符号三态符号。

2. 移位寄存器移位寄存器功能功能: 存放代码存放代码; 移位移位.分类分类:1)按移位方向分类按移位方向分类: ①① 单向移位寄存器单向移位寄存器; ②②双向移位寄存器双向移位寄存器.2) 按输入输出的方式分类按输入输出的方式分类: ①① 串入串入---串出串出;②②串入串入---并出并出;③③ 并入并入---串出串出;④④ 并入并入---并出并出.移位寄存器组成移位寄存器组成:移位寄存器中的存储电路可用时钟控制的无空翻的移位寄存器中的存储电路可用时钟控制的无空翻的D、、RS或或JK触发器组成触发器组成(1) 单向移位寄存器单向移位寄存器a) 串入串入---串串/并出单向移存器并出单向移存器1DC1QF01DC1QF11DC1QF21DC1QF3Vi串行输入串行输入CP移位脉冲移位脉冲Q0Q1Q2Q3串行串行输出输出V0PLAYPLAY 各触发器初态各触发器初态为为0, Vi依次输入依次输入1→0→1→1时的时的波形图波形图CPViQ0Q1Q2Q31 0 1 10 1 0 1 10 0 1 0 10 0 0 1 00 0 0 0 1一一.在连续四个在连续四个CP脉冲后脉冲后, 在在Q0、、Q1、、Q2和和Q3端得到端得到二二. 并行输出信号；并行输出信号；二二.若再连续输入若再连续输入CP脉冲脉冲,可在串行输出端得到串行输出可在串行输出端得到串行输出三三. 信号信号. b) 串串/并入并入---串出单向移存器串出单向移存器RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收接收V0串行串行输出输出串行串行输入输入移位移位脉冲脉冲F0F1F2F3工作原理：工作原理： 1) 串行输入串行输入 RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收接收V0串行串行输出输出串行串行输入输入移位移位脉冲脉冲0111112) 并行输入并行输入 :RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCP接收接收V0串行串行输出输出串行串行输入输入移位移位脉冲脉冲0011110000①① 清零清零②② 接收接收(以以D0D1D2D3=1010为例为例)11100111001100 图 4位双向移位寄存器74LS194A的逻辑图(2) 双向移位寄存器双向移位寄存器多功能双向移位寄存器多功能双向移位寄存器741943,4DD0Q1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DD1D2D3DSRDSLC41→/2←10}M03SASBCPSRG474194RD SA SB CP 功能功能 0 清零清零 1 0 0 保持保持 1 0 1 右移右移 1 1 0 左移左移 1 1 1 并行置数并行置数×××↑↑↑↑注意：注意：清零为清零为异步异步；；置数为置数为同步同步。