数字电路及逻辑实验指导书.docx

数字电路及逻辑实验指导书计算机科学与技术学院实验教学中心第一章实验平台简介1.1LP-2900逻辑设计实验平台1. 2 逻辑门第二章QuartusII开发软件的使用2. 1基于QuartusII的设计输入3. 2基于QuartusII的平面编辑2. 3基于QuartusII的模拟仿真2. 4基于QuartusII的编程下载第三章数字电路及逻辑实验3. 0一位半加器设计3. 1译码器的设计3. 2数据比较器的设计3. 3同步计数器的设计3. 4分频（除频）器的设计3. 5移位寄存器的设计3. 6数字显示电路的设计第一章实验平台简介1. 1 LP-2900逻辑设计实验平台LP-2990逻辑设计实验平台由 CPLD晶片板、I/O元件实验板、PC下载界面电路和电源 四部分组成1. CPLDft片板在 CPLD晶片板上，有一片 Altera 10K 系列晶片，Altera EPF10K10TC144-4 CPLD,该 晶片提供不断重新下载新电路的弹性与便利2. I/O元件实验板在I/O元件实验板上，有 12种I/O元件：4组红绿黄LEQ 6个共阴极七段显示器；一个蜂鸣器；两个电子骰子；一个时序电路；3组8位开关；4个脉冲按键；一个 4x3键盘；一块8x8点矩阵LED显示器；一个液晶显示器；A/D与D/A电路组件；8051单片机模组。

这些I/O元件，提供了调试逻辑电路必要的环境为了便于实验，给出 LP-2900的部 分I/O元件的脚位：6个共阴极七段显示器代号abcdefgdp脚位Pin23Pin26Pin27Pin28Pin29Pin30Pin31Pin32代号DE1DE2DE3脚位Pin33Pin36Pin37DE1、DE2 DE3为译码器（74LS138）的输入端，译码器（74LS138）输出端Y0- - -Y5 为C1- - -C6 , C1- - -C6 分别为6个显示器阴极共点端4x3键盘代号DE1DE2DE3RK1RK2RK3脚位Pin33Pin36Pin37Pin42Pin43Pin44RK1 RK2 RK3为键盘歹U输出DEt DE2、DE3为译码器（74LS138）的输入端，译码器（74LS138）输出端Y0——Y3 为C1---C4 , C1---C4 分别为键盘的扫描输出3组8位开关代号Sw1Sw2Sw3Sw4Sw5Sw6Sw7Sw8脚位Pin47Pin48Pin49Pin51Pin59Pin60Pin62Pin63代号Sw9Sw10Sw11Sw12Sw13Sw14Sw15Sw16脚位Pin64Pin65Pin67Pin68Pin69Pin70Pin72Pin73代号Sw17Sw18Sw19Sw20Sw21Sw22Sw23Sw24脚位Pin78Pin79Pin80Pin81Pin82Pin83Pin86Pin87蜂鸣器代号Sp1脚位Pin46时序电路代号SOC脚位Pin55(10MHZ)3. PC下载界面电路PC 与LP2900的通信电路。

1. 2逻辑门为了便于在图形方式下选取逻辑器件和在文本方式下使用门原语设计逻辑电路，下面给出部分逻辑门符号以供使用1)图形方式逻辑门名称and2两输入端与门andi i输入端与门or2两输入端或门(i = 28)…nand2两输入端与非门nor2两输入端或非门not非门xor异或门xnor同或门tri二态门(2)门原语设计使用逻辑符号and与如：一位半加器nand与非 module fadd(s,c,a,b);//端口列表or或input a,b;//输入nor或非 output s,c;//输出not非xor (s,a,b);〃s=a异或bxor异或 and (c,a,b);〃c=a与bxnor同或 andmodule第二章Quartus II开发软件的使用2.1基于QuartusII的设计输入1 .点击桌面图标 QuartusII或开始菜单程序的 Altera程序项2 .电路输入(图形方式)(1) 新建工程：File>New Project Wizard 在E盘创建工程2)新建文件：File>New>Design Files>Block Diagram/schematic,出现图形编辑 窗口。

3) 电路输入：在图形编辑窗口点击鼠标右键>Insert>Symbol>输入电路符号4) 电路连接：使用窗口左侧的绘图工具连接电路5) 管角命名：鼠标移动到管角名称处〉 双击鼠标〉输入管角名6) 保存文件名：File>Save As生成的文件扩展名为.bdf,并自动添加到工程7) 编译工程：Progressing>Start Compilation o或者在工具栏中选项编译工具按钮3.文本输入(文本方式)(1) 新建工程：File>New Project Wizard 2) 新建文件：File>New>Design Files>Verilog HDL Filles, 出现文本编辑窗口编写Verilog程序3) 保存文件名：File>Save As生成的文件扩展名为.v,并自动添加到工程4) 编译工程：Progressing>Start Compilation 或者在工具栏中选项编译工具按钮2.2 基于QuartusII的平面编辑(1)设备选择：Assignments>device - oDevice family: FLEX10KAvailable devices:EPF10K10TC144-4(2) 平面规划：Assignments>Pins。

出现图形界面， 对管脚进行编辑，在Location 中输入管脚分配号，同时可以在上面的芯片上看到引脚锁定3)编译工程：Progressing>Start Compilation或者在工具栏中选项编译工具按钮2.3 基于QuartusII的模拟仿真仿真可以分为功能仿真和时序仿真(***功能仿真需用工具生成功能仿真网 表文件)功能仿真生成网表文件方法：菜单 \Processing\Generate Functional Simulation Netlist仿真步骤如下：(1) 在工具栏中选择 Settings>Simulator Settings>Simulation mode，设置仿真方式为功能仿真或时序仿真2) 创建波形文件：File>New>Vector Waveform File 3) 选择仿真节点：View>Node Finder添加波形文件的引脚4) 设置仿真时间：Edit>End time :1usGrid Size:100us(5) 设置波形或数据：利用窗口左侧图标进行设置6) 存储波形文件：File>Save As 7) 波形模拟仿真：Progressing>Start Simulation。

或点击工具栏中仿真图标2.4 基于QuartusII的编程下载(1) 编程下载： Tools〉Programmer>Configure (hardtype : ByteBlaster MV)2) 功能调试：在 LP-CPLD2900数字实验平台上验证电路功能第三章数字电路及逻辑实验逻辑电路根据输出信号对输入信号响应的不同分为两类：组合逻辑电路（简称组合电路）与时序逻辑电路（简称时序电路）在组合逻辑电路中，电路在任一时刻的输出信号仅仅决定于该时刻的输入信号，而与电路的原有的输出状态无关从电路的结构上看，组合逻辑电路的输出端和输入端之间没有反馈回路在时序逻辑电路中，任何时刻电路的输出不仅取决于该时刻的输入信号，也取决于电路过去的输入一般来说，它是由组合逻辑电路和存储电路两部分组成，并形成反馈回路3. 0 一位半加器的设计3. 0. 1实验内容试设计两个一位二进制变量 a、b相加，输出本位和 s及进位c的逻辑电路3. 0. 2设计方法1、利用真值表法，写出最简与或逻辑表达式输入变量输出变量absc0000011010101101s = a ' b+ab居 b=a c =ab逻辑符号名：xor---异或门；and2---两输入与门。

3、平面编辑、编译及下载调试4、用Verilog HDL连续赋彳I［语句assign描述module fadd(a,b,s,c,ledcom);input a,b;output s,c,ledcom ;wire a,b,s,c ;assign ledcom=1;assign s=!a&&b||a&&!b;assign c=a&&b;endmodule5、用Verilog HDL门原语设计上述逻辑功能(考核点)设计发挥：设计一位全加器（学生自选）真值表如下:ABCinSumCout0000000110010100110110010101011100111111表达式如下：S=A㊉ B㊉ CinC=(A ㊉ B) Cin+AB3. 1译码器的设计3.1.1概念译码器是一种多输出组合逻辑部件，它能将n个输入变量变换成 2的n次方个输出函数，并且每个输出函数对应于n个输入变量的一个最小项3. 1 . 2设计内容试设计一个具有使能端的 2:4译码器，要求使能输入端 g = 0时，允许对输入的 二进制代码进行译码，对应的输出端输出0,其它输出端输出均为 1当使能输入端g = 1时，禁止对输入的二进制代码进行译码，译码器的输出y0、y1、y2、y3均为1。

4. 1. 3设计方法1、建立真值表，利用公式法或卡诺图法写出最简与或许逻辑表达式使能控制G输入端A1 A0输 出端Y3 Y2 Y1 Y01XX11110001110001110101010110110111y0' =g' al' a0' ; y1 ' =g' al' a0 ; y2 ' =g' al a0' ; y3 ' =g' al a0; y0=(g ' al' a0' )' ;y1=(g ' al' a)' ;y2=(g ' al a0' )' ;y3=(g ' al a0) 逻辑符号名：nand3---三输入与非门；not--- 非门2、根据最简逻辑表达式，用 QUARTUSII图形。