quartus原理图输入法指南.ppt

Quartus II原理图输 入法指南东南大学计算机学院 王晓蔚 任国林2一、建立工程文件提示：可能会弹出 与工程文件或 工程目录有关 的询问对话框1、填写工程目录名及工程文件名，可从菜单File→ New Project Wizard进入，完成后单击Next32、添加所需原始设计文件到工程文件中，单击Next提示：*需提前拷贝好文件(.bdf或.gdf)*仅拷贝所需文件*拷贝到工程目录中*文件被调用时默认 已加入工程文件43、选择所用FPGA型号，单击Next提示：*下载与之有关*课程实验台中 芯片为Cyclone的 EP1C6Q240C854、添加准备使用的新EDA工具，单击Next提示：通常只需要 使用Quartus 提供的EDA工 具65、查看、确认所建立的工程文件信息，单击Finish提示：此时建立的 只是一个空的 工程文件7二、形成原理图设计文件1、建立原理图设计文件 从菜单File→New进入，在6种设计输入法中选择原理图输 入法，单击OK，即可进入原理图编辑器提示：硬件实验课程要求如此82、编辑原理图设计文件⑴元件的选择与放置*可可在Symbol对话框中选择元件，单击OK提示：*弹出Symbol方法：双 击鼠标左键、工具条…*元件库包含系统库和 Project库两类*Project库由用户自定 义符号文件(.bsf)组成*亦可在编辑区用Copy 及Paste命令实现选择*在编辑区可移动元件，放置到合适的位置9⑵元件的连接*根据源处/目标处管脚类型，使工具箱相应连接线有效*在源处按下鼠标左键、移至目标处、松开鼠标左键即可提示：*连接线有3种：Node、 Bus、Conduit*所连接的源端、目标 端元件管脚类型应相同*应避免移动元件时产 生多余交叉点*工具箱有多种功能*可给连接线命名，源处、目标处同名表示已实现连接10⑶输入/输出管脚的设定*按需选择input、output元件，并与相应元件管脚连接*对所有input、output元件进行命名提示：*命名尽量简明*Node、Bus、Conduit 的命名规则不同*其它元件实例名亦可 修改3、保存原理图设计文件从菜单File→Save进入、或使用工具条，可保存文件114、生成原理图符号文件*选择菜单File→Create/Update→Create Symbol Files for Current File，将弹出文件名对话框*编辑文件名并保存为文件提示：*Symbol的Project库由该类文件组成*该类文件应该在编译/仿真正确后生成12三、编译原理图设计文件1、设置顶层文件 *在窗口Project Navigator→Files中，选中目标文件后、 点击鼠标右键，即可设置为顶层文件*进入菜单Project，亦可将当前编辑文件设置为顶层文件编译是相对工程文件而言的，必须先打开工程文件必须先打开工程文件！132、编译顶层文件*选择菜单Processing→Compiler Tool后，点击Start即可*编译结束时，会报告警告或错误的统计情况*编译出错时，按Message提示修改错误，直至编译通过提示：有多种方法 触发编译开始14四、对原理图设计文件进行时序仿真1、建立用于仿真的波形文件 ⑴进入波形文件编辑器选择菜单File→New，在对话框的Other Files中选择Vector Waveform File后，即可进入15⑵选择所需的输入输出管脚*在Name区域对应右键菜单中，从Insert打开Insert Node or Bus对话框，单击Node Finder16*在Node Finder对话框中，单击List后，可从左边选择所 需的输入输出管脚到右边(Filter应设置为Pins:all)提示：*只可对顶层 文件建立仿真 文件*Filter可决 定Nodes Found 的内容*回到Insert Node or Bus对话框，点击OK即可完成选择*保存文件，即可实现波形文件(.vwf)的建立172、设置波形文件的仿真时间*使当前窗口为波形文件，可显示波形文件编辑器菜单*选择菜单Edit→End Time，在对话框中可设置结束时间*选择菜单Edit→Grid Size，在对话框中可设置时间单位※该步骤可省略，缺省值为1us及10ns183、设置波形文件的输入波形信号*利用Zoom Tool及Seletion Tool，可调整Period显示宽度*选择并设置各个输入管脚的信号波形组合管脚值设置通过右键菜单Value→Arbitrary Value实现， 同时值类型应设置为Hexadecimal提示：管脚可以分组， 以简化设置信号值 的繁杂程度 (Edit→Grouping)*将设置的波形信号，保存到文件中194、进行功能仿真⑴生成功能仿真网表*选择菜单Processing→Simulator Tool，弹出相应对话框*在对话框中选择Functional后，单击Generate Functional Simulation Netlist，即可生成功能仿真网表提示：修改原理图文件 后，必须重新编译 、重新生成仿真网 表20⑵进行功能仿真*在对话框的Simulator input中输入仿真波形文件名*在对话框中单击Start，即可开始功能仿真*在对话框中单击Report，可查看、核对输出波形21五、对原理图设计文件进行硬件测试1、器件设置及引脚锁定 ⑴器件设置 [该步骤可缺省]*从菜单Assignments→Device进入，可重新选择器件*单击Device & Pin Options…，可配置Unused Pins状态等⑵引脚锁定*从菜单Assignments→Device进入，进入Pin Planner22*在Pin Planner中，针对原理图所有管脚[即Node Name]， 依次双击对应的Location栏，在出现的下拉列表中选择合适的 器件引脚*保存引脚锁定信息至文件，可使用工具条、或从菜单进入*再编译一次再编译一次，把引脚锁定信息编译到下载文件中(.sof或.pof)232、编程下载设计文件 --只介绍JTAG编程模式JTAG模式可用编译好的SOF文件直接对FPGA器件进行配置⑴连接硬件*断开实验箱电源，用ByteBlasterMV或ByteBlasterⅡ下载 电缆连接好计算机并口与实验箱的开发板，然后打开电源⑵设置编程器 --初次安装或改变下载电缆时*选择菜单Tools→Programer，进入编程窗口*单击Hardware Setup，弹出Hardware Setup对话框24*单击Add Hardware，在所弹出对话框的Hardware type中 选择ByteBlasterMV or ByteBlasterⅡ*回到编程窗口，其第一行将显示相应的硬件类型信息提示：未连接电 缆或断开实 验箱电源时 ，将会出现 异常待换待换25⑶选择编程模式及配置文件*在编程窗口Mode栏中，选择JTAG模式*核对下载文件路径及文件名，可用Add File手工选择*选中下载文件的Program/Configure复选框待换26⑷配置下载*在编程窗口中，单击Start，对目标FPGA器件配置下载*下载失败时，根据提示的错误信息，作相应处理*下载成功后，即可进行所设计电路的硬件调试、测试待换End。