MOS管驱动电路综述连载.docx

http://www.fnk-http://www.fnk-MOS 管驱动电路综述连载（一）管驱动电路综述连载（一）在使用 MOS 管设计开关电源或者马达驱动电路的时候，大部分人都会考虑 MOS 的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的1、、MOS 管种类和结构管种类和结构MOSFET 管是 FET 的一种（另一种是 JFET），可以被制造成增强型或耗尽型，P 沟道或N 沟道共 4 种类型，但实际应用的只有增强型的 N 沟道 MOS 管和增强型的 P 沟道 MOS管，所以通常提到 NMOS，或者 PMOS 指的就是这两种至于为什么不使用耗尽型的 MOS 管，不建议刨根问底对于这两种增强型 MOS 管，比较常用的是 NMOS原因是导通电阻小，且容易制造所以开关电源和马达驱动的应用中，一般都用 NMOS下面的介绍中，也多以 NMOS 为主MOS 管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。

寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍在 MOS 管原理图上可以看到，漏极和源极之间有一个寄生二极管这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要顺便说一句，体二极管只在单个的 MOS管中存在，在集成电路芯片内部通常是没有的2、、MOS 管导通特性管导通特性导通的意思是作为开关，相当于开关闭合NMOS 的特性，Vgs 大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到 4V 或 10V 就可以了http://www.fnk-http://www.fnk-PMOS 的特性，Vgs 小于一定的值就会导通，适合用于源极接 VCC 时的情况（高端驱动）但是，虽然 PMOS 可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用 NMOS3、、MOS 开关管损失开关管损失不管是 NMOS 还是 PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗选择导通电阻小的 MOS 管会减小导通损耗现在的小功率 MOS 管导通电阻一般在几十毫欧左右，几毫欧的也有。

MOS 在导通和截止的时候，一定不是在瞬间完成的MOS 两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS 管的损失是电压和电流的乘积，叫做开关损失通常开关损失比导通损失大得多，而且开关频率越快，损失也越大导通瞬间电压和电流的乘积很大，造成的损失也就很大缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关次数这两种办法都可以减小开关损失4、、MOS 管驱动管驱动跟双极性晶体管相比，一般认为使 MOS 管导通不需要电流，只要 GS 电压高于一定的值，就可以了这个很容易做到，但是，我们还需要速度在 MOS 管的结构中可以看到，在 GS，GD 之间存在寄生电容，而 MOS 管的驱动，实际上就是对电容的充放电对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大选择/设计 MOS 管驱动时第一要注意的是可提供瞬间短路电流的大小第二注意的是，普遍用于高端驱动的 NMOS，导通时需要是栅极电压大于源极电压而高端驱动的 MOS 管导通时源极电压与漏极电压（VCC）相同，所以这时栅极电压要比 VCC大 4V 或 10V如果在同一个系统里，要得到比 VCC 大的电压，就要专门的升压电路了http://www.fnk-http://www.fnk-。

很多马达驱动器都集成了电荷泵，要注意的是应该选择合适的外接电容，以得到足够的短路电流去驱动 MOS 管上边说的 4V 或 10V 是常用的 MOS 管的导通电压，设计时当然需要有一定的余量而且电压越高，导通速度越快，导通电阻也越小现在也有导通电压更小的 MOS 管用在不同的领域里，但在 12V 汽车电子系统里，一般 4V 导通就够用了MOS 管的驱动电路及其损失，可以参考 Microchip 公司的 AN799 Matching MOSFET Drivers to MOSFETs讲述得很详细，所以不打算多写了5、、MOS 管应用电路管应用电路MOS 管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光.现在的 MOS 驱动，有几个特别的应用1、低压应用、低压应用当使用 5V 电源，这时候如果使用传统的图腾柱结构，由于三极管的 be 有 0.7V 左右的压降，导致实际最终加在 gate 上的电压只有 4.3V这时候，我们选用标称 gate 电压 4.5V 的 MOS 管就存在一定的风险同样的问题也发生在使用 3V 或者其他低压电源的场合。

2、宽电压应用、宽电压应用输入电压并不是一个固定值，它会随着时间或者其他因素而变动这个变动导致 PWM 电路提供给 MOS 管的驱动电压是不稳定的为了让 MOS 管在高 gate 电压下安全，很多 MOS 管内置了稳压管强行限制 gate 电压的幅值在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗http://www.fnk-http://www.fnk-同时，如果简单的用电阻分压的原理降低 gate 电压，就会出现输入电压比较高的时候，MOS 管工作良好，而输入电压降低的时候 gate 电压不足，引起导通不够彻底，从而增加功耗3、双电压应用、双电压应用在一些控制电路中，逻辑部分使用典型的 5V 或者 3.3V 数字电压，而功率部分使用 12V甚至更高的电压两个电压采用共地方式连接这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的 MOS 管，同时高压侧的 MOS 管也同样会面对 1 和 2 中提到的问题在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的 MOS 驱动 IC，似乎也没有包含 gate 电压限制的结构相对通用的电路相对通用的电路电路图如下：电路图如下：图 1 用于 NMOS 的驱动电路图 2 用于 PMOS 的驱动电路这里只针对 NMOS 驱动电路做一个简单分析：Vl 和 Vh 分别是低端和高端的电源，两个电压可以是相同的，但是 Vl 不应该超过 Vh。

Q1 和 Q2 组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管 Q3 和 Q4 不会同时导通http://www.fnk-http://www.fnk-R2 和 R3 提供了 PWM 电压基准，通过改变这个基准，可以让电路工作在 PWM 信号波形比较陡直的位置Q3 和 Q4 用来提供驱动电流，由于导通的时候，Q3 和 Q4 相对 Vh 和 GND 最低都只有一个 Vce 的压降，这个压降通常只有 0.3V 左右，大大低于 0.7V 的 VceR5 和 R6 是反馈电阻，用于对 gate 电压进行采样，采样后的电压通过 Q5 对 Q1 和 Q2的基极产生一个强烈的负反馈，从而把 gate 电压限制在一个有限的数值这个数值可以通过 R5 和 R6 来调节最后，R1 提供了对 Q3 和 Q4 的基极电流限制，R4 提供了对 MOS 管的 gate 电流限制，也就是 Q3 和 Q4 的 Ice 的限制必要的时候可以在 R4 上面并联加速电容这个电路提供了如下的特性：1，用低端电压和 PWM 驱动高端 MOS 管2，用小幅度的 PWM 信号驱动高 gate 电压需求的 MOS 管3，gate 电压的峰值限制4，输入和输出的电流限制5，通过使用合适的电阻，可以达到很低的功耗。

6，PWM 信号反相NMOS 并不需要这个特性，可以通过前置一个反相器来解决在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题DC-DC 转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电目前 DC-DC 转换器设计技术发展主要趋势有：（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善小功率 DC-DC 转换器的开关频率将上升到兆赫级2）低输出电压技术：随http://www.fnk-http://www.fnk-着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的 DC-DC 变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求这些技术的发展对电源芯片电路的设计提出了更高的要求首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压 2.5～3.6V），因此，电源芯片的工作电压较低。

MOS 管具有很低的导通电阻，消耗能量较低，在目前流行的高效 DC－DC 芯片中多采用MOS 管作为功率开关但是由于 MOS 管的寄生电容大，一般情况下 NMOS 开关管的栅极电容高达几十皮法这对于设计高工作频率 DC－DC 转换器开关管驱动电路的设计提出了更高的要求在低电压 ULSI 设计中有多种 CMOS、BiCMOS 采用自举升压结构的逻辑电路和作为大容性负载的驱动电路这些电路能够在低于 1V 电压供电条件下正常工作，并且能够在负载电容 1～2pF 的条件下工作频率能够达到几十兆甚至上百兆赫兹本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型 DC－DC 转换器的驱动电路电路基于 Samsung AHP615 BiCMOS 工艺设计并经过 Hspice 仿真验证，在供电电压 1.5V ，负载电容为 60pF 时，工作频率能够达到 5MHz 以上自举升压电路自举升压电路自举升压电路的原理图如图 1 所示所谓的自举升压原理就是，在输入端 IN 输入一个方波信号，利用电容 Cboot 将 A 点电压抬升至高于 VDD 的电平，这样就可以在 B 端输出一个与输入信号反相，且高电平高于 VDD 的方波信号。

具体工作原理如下当 VIN 为高电平时，NMOS 管 N1 导通，PMOS 管 P1 截止，C 点电位为低电平同时 N2 导通，P2 的栅极电位为低电平，则 P2 导通这就使得此时 A 点电位约为 VDD，电容Cboot 两端电压 UC≈VDD由于 N3 导通，P4 截止，所以 B 点的电位为低电平这段时http://www.fnk-http://www.fnk-间称为预充电周期当 VIN 变为低电平时，NMOS 管 N1 截止，PMOS 管 P1 导通，C 点电位为高电平，约为VDD同时 N2、N3 截止，P3 导通这使得 P2 的栅极电位升高，P2 截止此时 A 点电位等于 C 点电位加上电容 Cboot 两端电压，约为 2VDD而且 P4 导通，因此 B 点输出高电平，且高于 VDD这段时间称为自举升压周期实际上，B 点电位与负载电容和电容 Cboot 的大小有关，可以根据设计需要调整具体关系将在介绍电路具体设计时详细讨论在图 2 中给出了输入端 IN 电位与 A、B 两点电位关系的示意图驱动电路结构驱动电路结构图 3 中给出了驱动电路的电路图。