集成电路设计硬件描述语言.ppt

集成电路设计硬件描述语言1第一章 EDA技术与硬件描述语言§ 一 数字系统设计 数字技术的发展和集成电路技术密不可分， 数 字系统设计随着集成电路技术的发展产生了 巨 大变化21 传统硬件设计方法步骤 （1）根据系统对硬件要求，合理划分功能模块 （2）对各个功能模块进行详细设计，画出电路原理图（选择合适器件再进行设计） （3）各模块调试 （4）各模块硬件电路连接起来整体调试32 传统硬件设计方法缺点设计中采用布尔方程或门级描述方式，难以有效 完成设计，特别对于大规模集成电路来说，采用 布尔方程或门级描述，需要花费大量人力模拟调试通常在硬件电路设计后期进行，一旦发 现不符合要求，必须重新设计（可能是全部否定 ），设计周期增加设计完成后主要文件是电路原理图，如规模较大 ，阅读修改不便4§ 二 EDA技术及其发展 • 第一代 20世纪70年代 中小规模 二维平面图形计算机辅助设计，解脱复杂机械的版图设计 • 第二代 80年代核心是计算机仿真和自动布局布线，主要应用软件有数字、模拟 电 路分析、印刷电路板、现场可编程门阵列布局布线，分为设计分 析 生产测试多个软件包不能进行系统级仿真与综合。

如在产品开 发 后期发现错误，浪费大 • 第三代 90年代以高级语言描述、系统级仿真和综合为特点设计者摆脱了大量 辅 助性工作，精力集中于“要设计什么”而不是“如何设计”，产品研制 周期缩短，也促进了集成电路设计发展5§ 三 硬件描述语言VHDL § 历史所谓硬件描述语言（HDL）就是该语言可以描述 硬件电路的功能，信号连接关系及定时关系VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年1987年 底，VHDL被IEEE确认为标准硬件描述语言 IEEE公布 了VHDL的标准版本，IEEE-1076（简称87版) 1993年， IEEE对VHDL进行了修订，公布了新版本的VHDL，即 IEEE标准的1076-1993版本，（简称93版）最新版本IEEE1076-2002 62特点3 （1）VHDL具有很强的行为描述能力，可以从逻辑行为上描述和设计大 规模电子系统4 （2）具有丰富的仿真语句和库函数，可以在大型系统设计的早期，就 进行仿真5 （3）支持大规模设计的分解和已有设计的再利用6 （4） 对于VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综 合和优化， 并自动地把VHDL描述的设计转变成门级网表(根据不同的实现 芯片)7 （5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构 ，也不必关心最终设计实现的目标器件是什么，而进行独立的设计。

8 （6）由于VHDL具有类属描述语句和子程序调用等功能，对于已完成的 设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地 改变设计的规模和结构9 73 VHDL进行设计的过程（1）集成电路设计的层次行为级 描述输入输出响应、芯片实现算法寄存器级（RTL） 基本单元为寄存器、计数器、多路选择器、算术逻辑单元等描述基本单元的互连逻辑门级 基本单元为逻辑门、触发器，常用布尔方程、卡诺图表示电路级 基本单元为晶体管、电阻、电容等，常用电压电流的微分方程描述版图级 几何图形及工艺规则8（2）VHDL设计过程门级网表生成后，在完成最终器件硬件设计时，可以有两种选择第一种转成ASIC芯 片工艺，第二种是用CPLD/FPGA实现94PLD器件（可编程逻辑器件）PLA→GAL4 EPLD →CPLD（复杂可编程门阵列）5 FPGA（现场可编程门阵列）6 主要厂商 Altera Xilinx Lattice7 ASIC和PLD器件比较8 FPGA器件中的新技术（硬拷贝、软核cpu）105常用EDA工具软件Synopsys（综合） Synplify（综合） Precision（综合）CadenceModelSim（仿真）若干CPLD/FPGA软件Altera 公司 QuartusII MAX+plusIIXilinx 公司 ISELattice公司 ispLEVER11。