反相器电路版图及特性教学材料.ppt

三、反相器电路、版图及特性 1、反相器的电路、工作原理2、反相器的时序特性 3、反相器的版图设计和设计规则4、版图设计中的闩锁效应 5、如何驱动大的负载 6/22/98年 春季1集成电路原理 Lecture #3Lecture #31、反相器晶体管电路图、工作原理VinM1M2OUT0 offon 11 onoff 0真值表PMOSNMOS6/22/98年 春季2集成电路原理 Lecture #3Lecture #3(1) 当Vin=0时，VGS2=-5V, VGS1=-0V(2) |VGS2|Vthp|, VGS1Vthn (3) PMOS导通 NMOS截止(4) output=1(2) 当Vin=1时，VGS2=0V, VGS1=+5V |VGS2|Vthn PMOS截止 NMOS导通 output=06/22/98年 春季3集成电路原理 Lecture #3Lecture #32、反相器的时序特性(1)Rise and Fall times are measured between the 10% and 90% points in a transition. (tr 和tf 的定义）(2)Delay time is measured between the 50% point in the input and the 50% point in the output.6/22/98年 春季5集成电路原理 Lecture #3Lecture #3反相器的延迟延迟时间的计算(估算）tP=(tPLH+tPHL)/2，6/22/98年 春季6集成电路原理 Lecture #3Lecture #3如果要使tPLH=tPHL则要Rp=Rn，也就是n= p，则必须要满足（W/L)p=3(W/L)n，我们定义一个标准延迟单位的倒相器为： n= p， （W/L)p=3(W/L)n， (W/L)n=1/1, （W/L)p=3 ， 此时倒相器的标准延迟为T。

负载也为一个标准倒相器）1112T2T22T6/22/98年 春季7集成电路原理 Lecture #3Lecture #3反相器输出尖峰的形成尖峰是由于Cgd电容的存在，高频的输入信号通过它造成的.6/22/98年 春季8集成电路原理 Lecture #3Lecture #3反相器的反转点(了解）(1) 反相器的输入信号和输出信号相等的点叫反转点2) 在反转点流过NMOS和PMOS的电流相等3) Therefore VSP is given by:6/22/98年 春季9集成电路原理 Lecture #3Lecture #3Power Consumption(1)功耗和频率f成正比，和VDD2成正比6/22/98年 春季10集成电路原理 Lecture #3Lecture #33、反相器的版图6/22/98年 春季11集成电路原理 Lecture #3Lecture #3单个晶体管版图W(器件沟道宽宽度)L(沟道长长度)6/22/98年 春季12集成电路原理 Lecture #3Lecture #3 CMOS Process Layers(CMOS 工艺层次)LayerPolysiliconMetal1Metal2Contact To PolyContact To DiffusionViaWell (p,n)Active Area (n+,p+)ColorRepresentationYellowGreenRedBlueMagentaBlackBlackBlackSelect (p+,n+)Green6/22/98年 春季13集成电路原理 Lecture #3Lecture #3 Intra-Layer Design Rules(设计规则) 规定各层次的最小宽度和最小间距,相关层次之间的最小间距.Metal2436/22/98年 春季14集成电路原理 Lecture #3Lecture #3NWELL(N阱)Poly(多晶硅)P+(P扩散)N+(N扩散)Contact(接触孔)Metal(金属) 反相器版图CMOS层次MASK1#MASK2#MASK3#MASK4#MASK5#MASK6#掩模版层次6/22/98年 春季15集成电路原理 Lecture #3Lecture #3版图文件:GDSII,CIF格式版图设计生成MASK交给工厂生产版图设计 工程师完成掩模工厂完成芯片前道工厂完成版图图处处理流程6/22/98年 春季16集成电路原理 Lecture #3Lecture #3两种典型的倒相器版图(Two Typical Inverter Layout Styles)6/22/98年 春季17集成电路原理 Lecture #3Lecture #34、闩锁效应(Latch-up)* 此尖峰可以导致闩锁效应(latch-up).* 通过C2 电容的下降沿尖峰使得晶体管Q2导通.* 电流流经晶体管 Q2 导致RW1 和 RW2 上的电压下降 ,并使得Q1管导通.* 流经 晶体管Q1 的电流在电阻 RS1 和 RS2 上产生压降,使得Q2进一步导通.* 通过C1的上升沿尖峰具有和前面同样的效果.6/22/98年 春季18集成电路原理 Lecture #3Lecture #3闩锁效应的解决方法(Solutions to Latch-up)1、放慢上升/下降时间来减少尖峰的幅度.2、缩小漏极区域的大小来减少电容 C1 和 C2值.3、把衬底和阱接触靠近晶体管的漏极来减小电阻 RW1 和 RS2 的值.4、将 n+ 和 p+ 区域围绕关键电路. 这些措施(叫做 保护环) 是很有效,但是很占空间限制了多晶硅作为互连层的作用.5、需要大电流驱动的情况下，尽量使用无需PMOS的电路结构。

6/22/98年 春季19集成电路原理 Lecture #3Lecture #3*多级驱动用于改善大负载时的开关时间.*比例因子可以用:*优化的驱动级的数目可以用公式表示：*多级驱动器的延迟：5、驱动大负载(Driving Large Loads)Cload = 20pF6/22/98年 春季20集成电路原理 Lecture #3Lecture #3大晶体管的版图(Layout of Large Transistors)6/22/98年 春季21集成电路原理 Lecture #3Lecture #3分布式线驱动器(Distributed Line Drivers) （了解）6/22/98年 春季22集成电路原理 Lecture #3Lecture #3驱动长线Driving Long Lines (Transmission Line Issues)(了解）* 第一项是倒相器驱动总电容产生的延迟.* 第二项Second term is the delay associated with the transmission line.* Third term is the charging time of the load through the line resistance.6/22/98年 春季23集成电路原理 Lecture #3Lecture #3其他倒相器电路(Other Inverter Circuits)（了解）*电路 a) 是NMOS 倒相器,可以避免闩锁效应.*电路 b) 和 c) 用 PMOS 负载, 在实现多输入逻辑.*在所有的情况下,负载器件的电阻至少是有源器件电阻的4倍.6/22/98年 春季24集成电路原理 Lecture #3Lecture #3线驱动器电路(Line Driver Circuits) （了解）*由于CMOS倒相器具有闩锁效应, 因此大输出驱动器通常采用只有NMOS 晶体管来制造.6/22/98年 春季25集成电路原理 Lecture #3Lecture #3。