八路智力定时抢答器设计.doc

目录1 绪论 12 设计方案 22.1 设计方案的选择 22.2 设计思想与设计原理 42.3 单元电路的设计 52.3.1抢答器部分电路设计 52.3.2 报警电路设计 92.3.3 定时电路设计 102.3.4 秒脉冲设计 122.3.5 控制部分电路 132.4 总体设计 153 设计结果的仿真验证 183.1 部分电路的仿真 183.2 总体电路的仿真 194 设计方案的论证 205 设计器件清单 206 功能扩展 227 设计体会 22参考文献 24 1 绪论智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题在本次课程设计中，将主要设计一个供八人使用的定时抢答器他要实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。

抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发生提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00数字抢答器由主体电路与扩展电路组成优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平2 设计方案2.1 设计方案的选择一般来说，要设计八路智力定时抢答器，可以有两种不同的方案来进行其一是各路选手抢答后产生的高低电平直接经过优先编码电路，然后经过锁存器（CD4019）、译码电路到七段数码显示器同时，由秒脉冲产生电路产生的秒脉冲驱动定时电路工作，主持人开关通过控制电路来实现对整体电路的调节；本类定时抢答器的总体方框图如图1所示。

图1 方案1的总体设计框图同时，我们也可以将抢答按钮与锁存器相连，使得输入锁存器（74LS373）的是直接各位选手的高低电平，而非经过优先编码后的BCD码然后经优先编码、译码电路后显示在数码管上；同时，由主持人开关及其他部分的线路通过门电路实现对抢答电路和定时电路的控制；本种方案的设计框图如图2所示：对比以上两图可知，第二种方案更为简便直观一些他省去了用专门的芯片控制电路部分，仅用几个TTL门即可实现主持人对整个电路的控制，并且解决了方案1的中不足：如不易实现主持人、选手和定时器三部分的报警提示问题，还有用集成触发器来代替单稳态部分电路，用现有芯片来取代自己设计，既实现了预期功能，又减少了布线，使得错误产生的概率大大降低综上所述，我们选择方案2来继续我们的设计图2 方案2的总体设计电路图2.2 设计思想与设计原理它由抢答部分电路、定时部分电路、报警电路、秒脉冲产生电路几部分组成抢答部分电路完成基本的抢答功能，即抢答开始后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答定时部分电路的主要功能是完成定时抢答，即主持人启动“开始”键后，定时器自动减计时，并在显示器上显示当前时间。

赛选手只有在设定时间内抢答时定时器停止工作，并且显示抢答开始时间等其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关置“开始"状态此时，抢答器处于工作状态，定时器开始倒计时，扬声器给出声响提示若定时时间到，却没有选手抢答时系统报警，并封锁输入电路，禁止选手超时后抢答当选手在定时时间内按动抢答键位进行抢答时，抢答器要完成以下四项工作：1）.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；2）.扬声器发出短暂声响提示，提醒节目主持人注意；3）.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；4制电路要使定时器停止工作，定时显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止当选手将问题）.控回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答2.3 单元电路的设计在本次设计中，要进行以下几个单元电路的设计：第一，抢答部分电路；第二，秒脉冲产生电路；第三，定时部分电路；第四，报警部分电路；第五，时序控制电路等。

以下的篇幅将对上述电路分别进行设计及原理阐述2.3.1抢答器部分电路设计抢答部分电路的功能主要有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用，并且经过译码，在数码显示器上显示出对应选手的编号；二是实现锁存，使其他选手的按键操作无效本次设计选用八D锁存器74LS373、8-3优先编码器74LS148，译码器7448和七段数码显示器几个芯片完成上述功能74LS373片内是8八个输出带三态门的D锁存器，其结构示意图如图2所示当使能端G成高电平时，锁存器中的内容可以更新，而在返回低电平瞬间实现锁存如此时芯片的输出控制端为低，也即输出三态门打开，锁存器中的地址信息便可经由三态门输出其结构原理如图2所示：图2 74LS373的结构原理图其功能表如表1所示表1. 芯片74LS373的功能表输出控制端OC’使能端CD输出LHHHLHLLLL×Q0H××Z74LS148为8线－3线优先编码器，即8个信号输入端，3个信号输出端此外，还设置了输入使能端，输出使能端和优先编码工作状态标志表2为其功能表表2 74LS148的功能真值表表3 7448功能表芯片7448为七段显示译码器，输出高电平有效，用以驱动共阴极显示器。

该集成显示译码器该集成译码器设有多个辅助控制端，以增强器件的功能其功能表如表3所示在这里，我们选用与7448对应的共阴极七段数码显示器其功能表如表4所示表4 共阴极数码显示器的功能表十进制DCBAabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011基于以上对各种芯片的原立及应用的介绍，我们设计出抢答器部分电路图如下图3所示其工作原理是：当任意一路抢答器按下按钮时，八D锁存器74LS373工作，与输入端相对应的输出端输出为低电平，则锁存器输出的低电平经8-3八位优先编码器74LS148编码输出的A0-A2为与输入信号相对应的三位二进制码，而优先编码器74LS48的输出使能端输出电平由低变高，输入到七段译码器74487448的输入二进制码在其最高位接地（置零）时，输出范围为十进制数0-7, 并与抢答按钮的编号一一对应，所以起到了我们预期的第一个功能，即分辨优先抢答者的编号，供译码显示电路用，并且经过译码，在数码显示器上显示出对应选手的编号；同时，在优先编码器工作时，其输出使能端为高电平，将其连接到锁存器74LS373的控制端口，使其有低电平变为高电平，锁存器停止工作，此时，其他选手再进行按键锁存器也不再有输出。

从而实现了预期的第二个功能，即实现锁存，使其他选手的按键操作无效图3 抢答部分电路2.3.2 报警电路设计由555定时器构成的报警电路如图4所示图4 报警部分电路其中555构成多谐振荡器，振荡频率f=1.43/[(R1+2*R2)*C1],其输出信号经三极管驱动扬声器当输入端为高电平时，多谐振荡器工作，反之，电路停振2.3.3 定时电路设计节目主持人可根据抢答题的难以程度，来设定某一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供可预置时间的电路选用可由两片十进制同步加减计数器74Ls192、译码器7448、气短数码显示管来进行设计其中，两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。

74LS192是同步十进制可逆计数器，具备双时钟输入，同时具备清零和置位功能其管脚图如图5所示：图5 74LS192管脚图其逻辑符号如图6所示：图6 74LS192管脚图其中，D0、D1、D2、D3——————置数并行数据输入；Q0、Q1、Q2、Q3——————计数数据输出；CR————————————清零端；LD————————————置数端；CPu ———————————加法计数CP输入；CPd ———————————减法计数CP输入；CO————————————进位输出端；BO————————————借位输出端；其功能表如表5所示：表5 74LS192的功能表七段数码显示译码器7448的原理及功能如第一部分设计抢答电路时所述根据以上原理，我们可以设计出定时部分电路图如图7所示图7 置数60的定时部分电路图 2.3.4 秒脉冲设计在本设计电路中，要进行准确计时，就必须为定时部分电路提供一个精确的输入脉冲为了使数码显示器上显示的时间递减周期与日常时间对应，我们在此设计一个能够产生周期为1秒的脉冲电路，作为定时部分电路的脉冲下面具体说明一下标准秒脉冲产生电路的原理结合图8，图中电容C的放电时间和充电时间分别为 ，于是从NE555的3端输出的脉冲的频率为结合我们的实际经验及考虑到元器。