《数字逻辑实验》PPT课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,数字逻辑设计实验,詹瑾瑜 副教授,E-,数字逻辑课程责任教师,A级主讲教师,青年优秀主讲教师,1,数字逻辑设计实验概述,1、实验项目,实验一,基本门电路的功能和特性及组合逻辑电路实验,；,实验二,数值比较器和计数器实验,2、实验报告,（1）每人交,两个,实验报告，装订成,一本,；,（2）按标准实验报告格式撰写实验报告,；,（3）签到计入实验成绩2,附：实验报告结构（包含的内容及顺序）,1、,实验目的,2、,实验内容,（只针对你所选的实验题目进行说明）,3、,实验设备和器材,（实验中实际使用的仪器型号和编号以及元器件使用情况4、,实验原理,（重点突出与该次实验相关的知识点，除了有关理论知识的介绍，还包括实验对应的逻辑电路图（或测试电路）、状态图，真值表以及文字说明等，对于设计实验，还应有整个设计过程和关键的设计技巧说明5、,实验步骤,6、,实验记录,（以时序图、测量结果统计表等形式配合文字对实验结果进行阐述）,7、,总结分析,（一般应对重要的实验现象、结论加以讨论，以便进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。

3,3、实验操作规范,（1）先连线，再上电，先断电，再拆线；,（2）电源和地要正确连接，切勿将两者接反了；,（3）做完实验后，要将导线拆下并整齐放置于实验箱内4,实验一 基本门电路的功能和特性及其组合逻辑电路实验,1、实验目的,掌握常用集成门电路的逻辑功能与特性；,掌握各种门电路的逻辑符号；,了解集成电路的外引线排列及其使用方法；,学习组合逻辑电路的设计及测试方法；,学习全加器或全减器的设计方法5,2、实验内容,（1）部分TTL门电路逻辑功能验证,测试其真值表及其简单组合电路的真值表2）组合逻辑电路设计之全加器或全减器,用74LS86（异或）和74LS00（与非）搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来6,3、实验设备,（1）数字逻辑试验箱,（2）导线若干,（3）集成器件,74LS00（与非）,74LS04（非）,74LS86（异或）,7,74LS00（与非）,1,2,3,4,5,6,7,8,9,10,11,12,13,14,74LS00,1A,1B,1Y,2A,2B,4A,3Y,3B,3A,4Y,Vcc,GND,4B,2Y,8,74LS04（非）,1,2,3,4,5,6,7,8,9,10,11,12,13,14,74LS04,1A,1Y,2A,2Y,3A,5Y,5A,4Y,4A,6Y,Vcc,GND,6A,3Y,9,74LS86（与非）,1,2,3,4,5,6,7,8,9,10,11,12,13,14,74LS00,1A,1B,1Y,2A,2B,3B,4Y,4A,4B,3Y,Vcc,GND,3A,2Y,10,4、实验步骤,（1）在实验箱上插入相应的逻辑门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑门特性验证实验，将门的逻辑特性制成表格。

11,（2）用74LS00连接电路如下图所示，并把输入端接实验箱的逻辑开关，输出端接发光二极管，在MNXY各种输入组合下，观测输出F，并记录下来，写出F=f(M,N,X,Y)的逻辑表达式M,X,Y,N,F,A,B,（HZ）,（KHZ）,12,（3）用74LS86和74LS00搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来13,5、实验原理,（1）组合逻辑电路分析方法,逻辑电路图,函数表达式,化简,功能描述,真值表,14,A.逻辑抽象,B.逻辑赋值,定义逻辑状态的含义，即以“0”、“1”分别表示输入和输出的不同状态C.根据因果关系列出真值表,分析事件的因果关系，确定输入变量和输出变量E.画出逻辑电路图,D.化简或变换后，得到逻辑函数表达式,（2）组合逻辑电路设计方法,15,（3）全加器或全减器设计,全加器设计,C,i,CO,A,i,B,i,C,i-1,S,i,CI,1 1 1 1 1,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 1 0 1,0 0 1 0,1 1 0 0 1,A,i,B,i,C,i-1,S,i,C,i,16,A,i,B,i,C,i-1,00,01,11,10,0,1,0,0,0,0,1,1,1,1,S,i,17,A,i,B,i,C,i-1,00,01,11,10,0,1,0,1,1,1,0,0,0,1,C,i,18,&,&,&,S,i,=1,=1,B,i,C,i-1,A,i,A,i,B,i,C,i-1,C,i,19,全减器设计,G,i,FD,A,i,B,i,G,i-1,D,i,A,i,B,i,G,i-1,D,i,G,i,0 0 0 0 0,0 0 1 1 1,0 1 0 1 1,0 1 1 0 1,1 0 0 1 0,1 0 1 0 0,1 1 0 0 0,1 1 1 1 1,20,B,i,G,i-1,00,01,11,10,0,1,0,0,0,0,1,1,1,1,A,i,D,i,21,B,i,G,i-1,00,01,11,10,0,1,0,1,0,0,1,1,1,0,A,i,G,i,22,6、思考题（选做）,（1）用二输入与非门实现三输入与非门,（2）用二输入与非门实现四输入与非门,（3）设计一个二位二进制加法器,（4）设计一个可控的全加/全减器，控制端X=0时，当X=0时，实现全减器功能；当X=1时，实现全加器功能。

23,实验二 数值比较器和计数器实验,1、实验目的,强化组合逻辑电路的设计及测试方法；,学习数值比较器的设计方法；,学习时序逻辑电路的设计及测试方法；,掌握集成二进制同步计数器,74LS161,的逻辑功能；,掌握任意进制计数器的构成方法24,2、实验内容,（1）一位数值比较器设计,用74LS86（异或）、74LS00（与非）和74LS04（非）搭出一位数值比较器电路，画出其逻辑电路图，并验证它的运算2）时序逻辑电路设计之计数器,用74LS161和其他逻辑门器件搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其逻辑电路图，并验证它的运算25,3、实验设备,（1）数字逻辑试验箱,（2）导线若干,（3）集成器件,74LS00（与非）,74LS04（非）,74LS86（异或）,74LS161（4位二进制同步计数器）,26,4、实验原理,（1）一位数值比较器设计,A B F,1,(AB)F,2,(A=B)F,3,(AB),0 0 0 1 0,0 1 0 0 1,1 0 1 0 0,1 1 0 1 0,从真值表可得,：,27,（2）60进制计数器设计,1,8,9,16,74LS161,CO,D,0,V,CC,Q,3,Q,1,Q,2,Q,0,LD,CT,T,D,3,D,1,D,2,CT,P,CP,CR,LD：预置数控制端,（同步）；,D,0,、D,1,、D,2,、D,3,：预置数输入端；,CR：清0端（异步）；,CP：计数脉冲输入端(上升沿有效)；,CT,P,、CT,T,：计数器工作状态控制端；,CO：进位信号输出端；,Q,0,Q,3,：计数器状态输出端。

28,功能表：,CR LD CT,P,CT,T,CP D,3,D,2,D,1,D,0,0 d d d d d d d d 0 0 0 0,1 1 0 d d d d d d,1 1 d 0 d d d d d,1 0 d d d,3,d,2,d,1,d,0,同步置数,1 1 1 1 d d d d 加法计数,29,例1：用74LS161利用预置数法构成模12加法计数器LD,0000,0001,0010,0011,0100,0101,0111,1000,1001,1010,0110,1011,LD：预置数控制端（同步）；,集成计数器74LS161的应用,1、构成任意进制计数器,(1)预置数法,30,CP,D,3,D,2,D,1,D,0,LD,Q,3,Q,2,Q,1,Q,0,74LS161,CP,&,31,例2：用74LS161利用归零法构成10进制加法计数器0100,0101,0011,0110,0010,0111,0001,1000,1001,0000,1010,CR：清0端（异步）；,(2)归零法,32,&,CR,CP,Q,3,Q,2,Q,1,Q,0,74LS161,CP,D,3,D,2,D,1,D,0,33,2、集成计数器的级联,例3：用74LS161构成256进制加法计数器。

1,1,1,CP,(1),(2),CR,D,3,D,2,D,1,D,0,Q,0,Q,1,Q,2,Q,3,LD,CO,CT,P,CT,T,CR,D,3,D,2,D,1,D,0,Q,0,Q,1,Q,2,Q,3,LD,CO,CT,P,CT,T,34,5、思考题（选做）,（1）设计一个两位二进制数值比较器,（2）设计其他进制计数器,（3）设计带暂停功能的计数器,35,。