模拟电路面试题集.docx

细心整理模拟电路1、基尔霍夫定理内容是什么？〔仕兰微电子〕 2、平板电容公式(C=εS/4πkd)〔未知〕 3、最根本如三极管曲线特性〔未知〕 4、描述反应电路概念，列举他们应用〔仕兰微电子〕 5、负反应种类〔电压并联反应，电流串联反应，电压串联反应和电流并联反应〕；负反 馈优点〔降低放大器增益灵敏度，变更输入电阻和输出电阻，改善放大器线性和非 线性失真，有效地扩展放大器通频带，自动调整作用〕〔未知〕 6、放大电路频率补偿目是什么，有哪些方法？〔仕兰微电子〕 7、频率响应，如：怎么才算是稳定，如何变更频响曲线几个方法〔未知〕 8、给出一个查分运放，如何相位补偿，并画补偿后波特图〔凹凸〕 9、根本放大电路种类〔电压放大器，电流放大器，互导放大器和互阻放大器〕，优缺 点，特别是广泛接受差分构造缘由〔未知〕 10、给出一差分电路，告知其输出电压Y+和Y-,求共模重量和差模重量〔未知〕 11、画差放两个输入管〔凹凸〕 12、画出由运放构成加法、减法、微分、积分运算电路原理图并画出一个晶体管级 运放电路〔仕兰微电子〕 13、用运算放大器组成一个10倍放大器〔未知〕 14、给出一个简洁电路，让你分析输出电压特性〔就是个积分电路〕，并求输出端某点 rise/fall时间。

Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压频谱，判定这两种电路何为高通滤波器，何为低通滤 波器当RC<

〔仕兰微电子〕 26、VCO是什么,什么参数(压控振荡器?) 〔华为面试题〕 27、锁相环有哪几局部组成？〔仕兰微电子〕 28、锁相环电路组成，振荡器〔比方用D触发器如何搭〕〔未知〕 29、求锁相环输出频率，给了一个锁相环构造图〔未知〕 30、假如公司做高频电子，可能还要RF学问，调频，鉴频鉴相之类，不一一列举〔未知〕 31、一电源和一段传输线相连〔长度为L,传输时间为T〕，画出终端处波形，考虑传输线 无损耗给出电源电压波形图，要求绘制终端波形图〔未知〕 32、微波电路匹配电阻〔未知〕 33、DAC和ADC实现各有哪些方法？〔仕兰微电子〕 34、A/D电路组成、工作原理〔未知〕 35、实际工作所须要一些技术学问(面试简洁问到)如电路低功耗，稳定，高速如何做到，调运放，布幅员留意地方等等,一般会针对简历上你所写做过东西详细问，确定会问得很细〔所以别把什么都写上，精通之类词也别用太多了〕，这个东西各个人就 不一样了，不好说什么了〔未知〕 _______________________________________________________________________ 数字电路 1、同步电路和异步电路区分是什么？〔仕兰微电子〕 2、什么是同步逻辑和异步逻辑？〔汉王笔试〕 同步逻辑是时钟之间有固定因果关系。

异步逻辑是各时钟之间没有固定因果关系 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么详细要求？〔汉王笔试〕 线与逻辑是两个输出信号相连可以实现与功能在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门 同时在输出端口应加一个上拉电阻 4、什么是Setup 和Holdup时间？〔汉王笔试〕 5、setup和holdup时间,区分.〔南山之桥〕 6、说明setup time和hold time定义和在时钟信号延迟时变更〔未知〕 7、说明setup和hold time violation，画图说明，并说明解决方法〔威盛VIA 2003.11.06 上海笔试试题〕 Setup/hold time 是测试芯片对输入信号和时钟信号之间时间要求建立时间是指触发 器时钟信号上升沿到来以前，数据稳定不变时间输入信号应提前时钟上升沿〔如上升沿有效〕T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器 保持时间是指触发器时钟信号上升沿到来以后，数据稳定不变时间假如hold time 不够，数据同样不能被打入触发器。

建立时间(Setup Time)和保持时间〔Hold time〕建立时间是指在时钟边沿前，数据信 号须要保持不变时间保持时间是指时钟跳变边沿后数据信号须要保持不变时间假如不满足建立和保持时间话，那么DFF将不能正确地采样到数据，将会出现 metastability状况假如数据信号在时钟沿触发前后持续时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量 8、说说对数字逻辑中竞争和冒险理解，并举例说明竞争和冒险怎样消退〔仕兰微 电子〕 9、什么是竞争与冒险现象？怎样判定？如何消退？〔汉王笔试〕 在组合逻辑中，由于门输入信号通路中经过了不同延时，导致到达该门时间不相同叫竞争产生毛刺叫冒险假如布尔式中有相反信号那么可能产生竞争和冒险现象解决方法：一是添加布尔式消去项，二是在芯片外部加电容 10、你知道那些常用逻辑电平？TTL与COMS电平可以干脆互连吗？〔汉王笔试〕 常用逻辑电平：12V，5V，3.3V；TTL和CMOS不行以干脆互连，由于TTL是在0.3-3.6V之间，而CMOS那么是有在12V有在5VCMOS输出接到TTL是可以干脆互连TTL接到CMOS须要在输出端口加一上拉电阻接到5V或者12V。

11、如何解决亚稳态〔飞利浦－大唐笔试〕 亚稳态是指触发器无法在某个规定时间段内到达一个可确认状态当一个触发器进入亚 稳态时，既无法预料该单元输出电平，也无法预料何时输出才能稳定在某个正确电平 上在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无 用输出电平可以沿信号通道上各个触发器级联式传播下去 12、IC设计中同步复位与 异步复位区分〔南山之桥〕 13、MOORE 与 MEELEY状态机特征〔南山之桥〕 14、多时域设计中,如何处理信号跨时域〔南山之桥〕 15、给了regsetup,hold时间，求中间组合逻辑delay范围〔飞利浦－大唐笔试〕 Delay < period - setup – hold 16、时钟周期为T,触发器D1建立时间最大为T1max，最小为T1min组合逻辑电路最大延 迟为T2max,最小为T2min问，触发器D2建立时间T3和保持时间应满足什么条件〔华 为〕 17、给出某个一般时序电路图，有Tsetup,Tdelay,Tck->q,还有 clockdelay,写出决 定最大时钟因素，同时给出表达式〔威盛VIA 2003.11.06 上海笔试试题〕 18、说说静态、动态时序模拟优缺点。

〔威盛VIA 2003.11.06 上海笔试试题〕 19、一个四级Mux,其中其次级信号为关键信号 如何改善timing〔威盛VIA 2003.11.06 上海笔试试题〕 20、给出一个门级图，又给了各个门传输延时，问关键路径是什么，还问给出输入， 使得输出依靠于关键路径〔未知〕 21、逻辑方面数字电路卡诺图化简，时序〔同步异步差异〕，触发器有几种〔区分，优 点〕，全加器等等〔未知〕 22、卡诺图写出逻辑表达使〔威盛VIA 2003.11.06 上海笔试试题〕 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)和〔威盛〕 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? 〔威 盛笔试题circuit design-beijing-03.11.09〕 25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准倒相器中P管宽长比要比N管宽长比大？〔仕兰微电子〕 27、用mos管搭出一个二输入与非门。

〔扬智电子笔试〕 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)〔威盛笔试题circuit design-beijing-03.11.09〕 29、画出NOT,NAND,NOR符号，真值表，还有transistor level电路〔Infineon笔 试〕 30、画出CMOS图，画出tow-to-one mux gate〔威盛VIA 2003.11.06 上海笔试试题〕 31、用一个二选一mux和一个inv实现异或〔飞利浦－大唐笔试〕 32、画出Y=A*B+Ccmos电路图〔科广试题〕 33、用逻辑们和cmos电路实现ab+cd〔飞利浦－大唐笔试〕 34、画出CMOS电路晶体管级电路图，实现Y=A*B+C(D+E)〔仕兰微电子〕 35、利用4选1实现F(x,y,z)=xz+yz’〔未知〕 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量与非门实现〔事实上就是化 简〕。

37、给出一个简洁由多个NOT,NAND,NOR组成原理图，依据输入波形画出各点波形 〔Infineon笔试〕 38、为了实现逻辑〔A XOR B〕OR 〔C AND D〕，请选用以下逻辑中一种，并说明为什 么？1〕INV 2〕AND 3〕OR 4〕NAND 5〕NOR 6〕XOR 答案：NAND〔未知〕 39、用与非门等设计全加法器〔华为〕 40、给出两个门电路让你分析。