【设计方案】构建系统级jtag调试电路.doc

构建系统级 JTAG 链调试电路第一部分： JTAG 技术介绍JTAG 技术俗称边界扫描技术，是近代发展起来的高级测试技术JTAG 主要有以下几个方面应用： 1).互连测试判断互连线路是否存在开路、短路或固定逻辑故障 2).可编程器件的程序加载如 FLASH、CPLD、FPGA 等器件的加载 3).可编程器件的调试如 FPGA，DSP 等器件 debug 4).电路采样器件正常工作时，对管脚状态进行采样观察JTAG 测试一般使用标准的 TAP(Test Access Port)连接器,如下图所示A).1 号脚为 TCKJTAG 测试参考时钟，由 JTAG 主控制器提供给被测试器件，该信号需要 下拉处理，下拉电阻不能小于 330ohm，一般选择 1Kohm之所以 TCK 要下拉处理，是因为 JTAG 测试规范规定：在 TCK 为低电平时，被测试器件的 TAP 状态机不得发生变化所以， 默认状态下，TCK 必须为低电平，使 TAP 状态机保持稳定最小驱动电流为 2mAB).2 号脚为 GND使用时直接连单板的 GND 即可C).3 号脚为 TDOJTAG 测试数据输出管脚，JTAG 主控制器从此管脚输出测试数据给被测试 器件，JTAG 主控制器的 TDO 接被测试器件的 TDI。

TDO 在 TCK 的下降沿输出JTAG 测试规 范没有规定如何处理 TDO 管脚，一般情况下悬空即可，也可以通过 4.7Kohm 电阻上拉到 VCC，已增加驱动 TDO 的驱动能力D).4 号脚为 VCC连接电源，一般为 3.3V/2.5V/1.8V 等，具体看芯片说明在这里特别说 明下，在实际使用中，很容易将 2 号脚的 GND 与此 VCC 接反，导致 JTAG 不可用，所以，大 家在设计审查时一定要特别关注这个地方以免因低级错误导致设计改板E).5 号脚为 TMSTMS 是 Test Mode Select 的缩写，作用是进行测试模式选择，由 JTAG 主控制器输出给被测试器件被测试器件在 TCK 的上升沿才 TMS 信号进行采样，根据采样 结果来判断是正常模式还是 JTAG 测试模式(TMS=“0”为正常模式，TMS=“1”为 JTAG 模式)该管脚需要上拉处理，上拉电阻不小于 470ohm，一般选取 4.7Kohm之所以要上拉处理，是因为 JTAG 测试规范规定：当 TMS 为高电平状态持续 5 个 TCK 时钟周期时，TAP 状态机必 须回归到复位状态上，不管当前处于何种状态。

为了让 TAP 在非测试时间里保持在复位的 待命状态，所以将 TMS 上拉，使其默认状态为高电平最小驱动电流为 1mATMS 的频率一 般在 10MHz 以下F).6 号脚为 NCNot Connect 的意思，该管脚为定义，使用时悬空即可G).7 号脚为/TRSTTAP 状态机复位信号由 JTAG 主控制器输出到被测试器件该信号需 要下拉处理，下拉电阻不小于 330ohm，一般选取 1kohm 为了保证器件的正常功能，上电时需要使 TAP 状态机复位，这样就不会因为 TAP 状态机的 状态不定而影响芯片的正常功能通过电阻下拉到 GND 后，所有被测试芯片的 TAP 状态机 一直处于复位状态/TRST 为可选信号(因为 TMS 上拉已经可以保证 TAP 状态机处于复位状 态)，一般 CPLD/FPGA 等逻辑器件的 JTAG 接口没有提供此信号H).8 号脚为/DWDirect Write 的意思，由 JTAG 主控制器输出到被测试器件该信号一般 在对 JTAG 写入速度要求很高的情况下使用，该信号有效时，JTAG 写入时可以跳过很多中 间状态，直接写入数据该信号一般很少使用I).9 号脚为 TDI。

Test Data Input，JTAG 主控制器的 TDI 接被测试器件的 TDOJTAG 主 控制器会在 TCK 的上升沿对 TDI 信号进行采样该信号需要上拉处理，上拉电阻要求不小 于 1Kohm，一般选取 4.7Kohm之所以要上拉处理，是因为 JTAG 测试规范中规定：当从 TDI 接收到的数据为全“1”指令时，TAP 状态机会跳转到 bypass 状态为了在出错时让 TAP 处于旁路状态，所以将 TDI 上拉，使其默认状态为高电平J).10 号脚为 GND使用时接单板地即可JTAG 测试时，TCK、TMS、TDI 和 TDO 四个信号为必须，只要有这四个信号，即可完成 JTAG 测试工作，/TRST 为可选信号分析上图可知，与测试有关的信号全部在奇数脚 (1、3、5、7、9)，偶数脚(2、4、6、8、10)均为 VCC、GND、NC、/DW 等辅助或无用引脚目前，一些规模较大的 IC 器件基本上都提供 JTAG 接口，所以，一块单板上会有很多 JTAG 测试口，如何将这些测试口连接起来呢？ 目前有三种连接方式：串行方式、并行方式和独立方式纵观当前主流 JTAG 设计，以串行方式的菊花链结构最为流行。

菊花链结构示意图如下所示第二部分： 需要解决的问题 我们的 8250 项目中要用到很多的数字板，每板上有几个 FPGA，我们需要实现通过底板一 个 JTAG 接口对所有 FPGA 统一编程管理和调试管理，这样就会加快整机调试速度，尤其方 便整机组装后的 FPGA 程序更新和 chipscope 调试预期实现图如下：第三部分：可以实现的方案 3-1 ： 桥接芯片实现法 对于一个简单的单板，一条 JTAG 链就可以满足测试要求，但是，对于 ATCA 架构的系统来 说，就需要系统级的 JTAG 架构来将系统上的所有单板连接起来进行系统管理，这就需要用 JTAG 控制器和 JTAG 桥片来连接如下图所示目前，有很多 IC 厂商都有 JTAG 主控制器和桥片产品，如 National Semiconductor 的 SCANSTA101、SCANSTA111（每片价格 30-50） 、SCANSTA112（每片价格 100-150） ，TI 的 SN74LVT8986（每片价格 50-60） 、SN54ABT8996，MAXIM 的 DS26900 等根据询价情况，预 计实现成本在 800-1200。

优点： 有成功案例参考 缺点： 成本高，电路复杂3-2 ：总线并联法底板JTAG总线LVT245LVT245LVT245Board 1 JTAGBoard 2 JTAGBoard 32 JTAG对外JTAG接 口总线并联法的原理主要是将各 PCB 板内各个 FPGA 用串行菊花链方式，各板之间通过 245 分别连接到底板的 JTAG 总线上优点： 成本低（160 左右） ，电路简单 缺点： 无案例参考，JTAG 信号经过 245 控制后是否能正确传到不同的板？供电与共地问 题的解决？以上疑问需要做个验证试验验证试验结果： JTAG 口信号 TMS，TCK，TDI，TDO 可以准确无误地通过 245 芯片，供电与地问题得到解决 下载程序成功，chipscope 调试成功验证试验成功 结论： 该方案可行。