LAYOUTGUIDEANDCHECKPPT优秀课件.ppt

Layout guide and check QSMC PDC Tony LuDec, 2009EE--------LayoutEE--------LayoutSchematic / net in file Layout guide PCB stack-upGerberFileBOMFactoryPCBCheck and checkBoard file2Layout 的基本原則的基本原則1.信號完整性（Signal Integrity）主要的信号完整性问题包括反射reflection、振铃Ring、串扰Crosstalk, 地弹（Ground Bounce）等3•板厚：1.2mm/1.6mm--------機構•層數：4/6/8 Layer--------綫路 1.2mm 6Layer 1.2mm 8Layer 1.6mm 6Layer 1.6mm 8LayerStack-up4基础知识•Symbol 由CAE (Computer Aided Engineering) Team根据器件的Datasheet，绘出零件的Symbol（供ORCAD和Allegro软件抓取）•Footprint footprint 为零件的Size，Height，Pin define等信息,主要是供Layout软件辨识零件尺寸。

•PAD 零件的每个管脚在 PCB上都对应有触面，它是在PCB表面裸露的，供零件着锡在板子上•Trace 在ORCAD线路图的每一个线条，在PCB板上就对应一条实际的Trace•Shape shape为一片铜箔•VIA 钻孔，完成层间的连接•测点 预留在板上，裸露在外面以便于测试 Trace5•機構料件及限高-------DXFLayout guide 基本要求基本要求-------Placement（1）6•零件 A. Pin 1 B. 距離（DIP-DIP 80mil; Choke-Choke 200mil; 零件-螺絲孔 20mil Layout guide 基本要求基本要求-------Placement（1）Why？？7 D. 電阻 （Dumping / Termination）--------附件1Layout guide 基本要求基本要求-------Placement（2）C. 電容（Bulk Cap------Decoupling Cap-------Pin）Decoupling Cap.位於電流路徑末端電流未經過decoupling cap而直接進pinSATA / PCIE coupling Cap（target）8Layout guide 基本要求基本要求-------Placement（2） E. JRST1（Open Door） F. Mini Card 禁止擺放Power 之choke 、X'tal or OSC零件 G. Xtal XTAL盡量與Chip在同一層 電容應盡可能靠近,同時考慮不打via 之擺放方式 Choke 與 crystal零件本體內不可走入其他信號 H. ESD 保護料件(near device)9Layout guide 基本要求基本要求--------Trace（（1））•綫寬（Trace width）-------- Impedance 带状线（带状线（Strip-Line））Signal Trace width：： Impedance Match微带线（微带线（Micro-Strip））10 Layout guide 基本要求基本要求--------Trace（（2））1.0Ohm以及Bead兩端綫寬一致（流水號net）2.Power Trace以40mil/A 拉Trace，一般小電流的拉20mil(謹防被VIA打爛)3.一些REF，COMP訊號的綫寬4.綫寬避免過細導致洗板難度，必要刻意採取 端接來避免。

5.Digital信號線寬須達到依照阻抗要求, Analog信號須大於兩倍以上Digital 信號基本線寬設定•綫寬（Trace width）-------- Impedance 11•綫距----------Crosstalk 1. 高速訊號的間距盡可能大 2.高速訊號的間平行距離盡可能小（同層，相鄰層） 3. Differential Signal Layout guide 基本要求基本要求--------Trace（（3））怎麽減小怎麽減小Crosstalk12•綫長（Length）/ 等長（Length Match）Layout guide 基本要求基本要求--------Trace（（3））1.訊號的Driving能力2.传输延迟（Propagation delay）3.Diff signal mismatch4.特殊訊號的綫長等長（XTAL/ REF / COMP）Power Sense XTAL Signal13•參考層面Layout guide 基本要求基本要求--------Trace（（4）） 1. 高速訊號盡可能走在内層（EMI，Coupling） 2. 高速訊號盡可能參考到同一plane，不可跨切割。

附3 3. Diff signal參考同一層面，一起VIA換層 4. 因爲layout limit必須跨切割，請在跨接moat閒加電容 5. 盡可能在各power plan之間多加小電容 6. power / Analog / system 的GND要盡量隔開，中間以0ohm或者bead連接14•VIALayout guide 基本要求基本要求--------VIA 1. 訊號綫上VIA的數目越少越好，訊號VIA外接地VIA越多越好（返回電流） 2. VIA的種類：通孔，埋孔，盲孔 3. VIA和電流的關係：500mA/VIA 4. GND 盡量單獨VIA下地，電容兩端Power和GND的VIA盡量相等 5. XTAL GND pin不允許共用via 6. Transformer以及chock下方不允許打vias15 • Layout必須在符合機構ID的基礎上滿足EMI，SI的要求，保證訊號的高品質 •较好的PCB layout可以减少因干扰引起的Bug，缩短研发周期•Check layout必須建立在對基礎理論了解的狀況下分析某些limitation的可行性總結總結16•反射（ Reflection）附附1-------有關反射與端接（有關反射與端接（1））1.反射系数理想的情况是当R0＝Z0＝RL 时，传输线的阻抗是连续的，不会发生任何反射，能量一半消耗在源内阻R0 上，另一半消耗在负载电阻RL 上（传输线无直流损耗）欠阻尼:RL>Z0; 過阻尼:RL

Why need define trace widthWhy need define trace width17附附1-------有關反射與端接（有關反射與端接（2））•匹配（Termination）(1)（1）使负载阻抗与传输线阻抗匹配，即并行端接阻容式并联匹配驱动端必须能够提供输出高电平时的驱动电流驱动端必须能够提供输出高电平时的驱动电流二极管钳位将输入信号钳位到将输入信号钳位到GROUND－－Vf 和和VCC＋＋Vf 之间之间18•匹配（Termination）(2)（2）使源阻抗与传输线阻抗匹配，即串行端接a.匹配功耗小b.增加了传输延迟c.负载只能集中在传输线终端d.电路输出阻抗（R0）应小于传输线特性阻抗（Z0） RTs = Z0 – R0Why need check termination Why need check termination placementplacement附附1-------有關反射與端接（有關反射與端接（3））191. 将两条传输线之间的距离S增大到规则允许的最大情况 2．在设计目标阻抗时，应该尽量使导体靠近地平面（例如，最小化H）。

使得传输线可以紧密地与地平面进行耦合，这样可以减少对临近信号线的干扰 3．对于要求严格的网络在系统设计允许时可以使用差分线技术，比如系统时钟信号 4．如果相邻层的传输线有较严重的耦合存在（如层和）时，走线时应彼此正交 3M4M5．如果有可能，信号线应该设计成带状线或埋式微带线，以消除传输速度的变化 6．最小化信号间平行走线的长度 7．妥善布局，防止布线时出现拥挤 8．尽量使用上升边沿慢的器件，但是使用此方法要非常小心，否则容易产生负面影响 附附2-------減小減小crosstalk20•High-Speed Digital System Design（ Stephen H. Hall/Garrett W. Hall/James A. McCall）•High-Speed Digital Design (Howard Johnson / Martin Graham)•Electromagnetic Compatibility and Printed Circuit Boards ( Frank B.M. van Horck )•Signal Integrity – Simplified (Eric Bogatin )附附3-------有關高速設計的有關高速設計的Book21。