ch2-1存储器件.ppt

1第二章第二章 存储体系存储体系2v存储器处于全机的中心地位（在冯存储器处于全机的中心地位（在冯.诺依曼结构中控诺依曼结构中控制器处于核心地位）制器处于核心地位）•程序和数据均放在存储器中（存储程序控制），程序和数据均放在存储器中（存储程序控制），CPU在工作在工作时要不断的从存储器中读取指令和读写数据时要不断的从存储器中读取指令和读写数据•输出输入设备工作时，要通过输出输入设备工作时，要通过DMA技术和通道技术与存储器技术和通道技术与存储器进行数据传输进行数据传输•多机理机之间，往往也通过共同的存储器实现数据共享多机理机之间，往往也通过共同的存储器实现数据共享32.1 2.1 存储器概述存储器概述本节主要内容包括：本节主要内容包括：v存储器的基本概念存储器的基本概念v主存储器的组成主存储器的组成v存储器的分类存储器的分类v存储器的性能指标存储器的性能指标42.1.12.1.1存储器的基本概念存储器的基本概念v 存储媒体必须具备的条件：存储媒体必须具备的条件：•有两个稳定的能量状态有两个稳定的能量状态•借助外部能量能使两个稳态之间进行无限次的转换（可写）借助外部能量能使两个稳态之间进行无限次的转换（可写）•借助外部能量能获知其状态（可读）借助外部能量能获知其状态（可读）v 基本存储单元基本存储单元( (Bit)Bit)v 存储单元存储单元v 存储单元地址存储单元地址v 存储体存储体562.1.22.1.2主存储器的组成主存储器的组成2n－1MAR译译码码器器存储阵列存储阵列读放电路读放电路写驱动电路写驱动电路MDRn0RDWRDBAB72.1.3存储器的分类存储器的分类按按存储介质存储介质按按用途及与用途及与CPUCPU的关系的关系按按寻址方式：寻址方式：RAMRAM、、SAMSAM、、DAMDAM按按读写功能：读写功能：RWSRWS、、ROMROM磁存储器磁存储器半导体存储器半导体存储器激光存储器激光存储器主存储器主存储器控制存储器控制存储器高速缓冲存储器高速缓冲存储器外存储器外存储器82.1.4存储器的性能指标存储器的性能指标v存储器容量存储器容量 存储器所能容纳的二进制信息总量，通常以字节表示。

存储器所能容纳的二进制信息总量，通常以字节表示B,KB,MB,GB,TBB,KB,MB,GB,TBv存储器速度存储器速度•存取时间：从存储器读取一次信息（或写入一次信息）所需要的时间存取时间：从存储器读取一次信息（或写入一次信息）所需要的时间•存储周期：存储器进行一次完整的读写操作所需的全部时间存储周期：存储器进行一次完整的读写操作所需的全部时间•存储器带宽：单位时间内存储器可读写的字节数存储器带宽：单位时间内存储器可读写的字节数v存储器可靠性存储器可靠性 破坏读出、信息易失、断电丢失破坏读出、信息易失、断电丢失v价格（成本）价格（成本） 对存储器的基本要求是：大容量、高速度、高可靠性和低成本对存储器的基本要求是：大容量、高速度、高可靠性和低成本9102.2 2.2 半导体读写存储器半导体读写存储器本节主要内容包括：本节主要内容包括：v 半导体存储器的常见分类及特点半导体存储器的常见分类及特点v 半导体基本存储单元及其工作原理半导体基本存储单元及其工作原理v 半导体存储芯片的组织半导体存储芯片的组织112.2.1 半导体存储器的常见分类及特点半导体存储器的常见分类及特点v双极型半导体存储器双极型半导体存储器TTL TTL 、、发射极耦合电路存储器发射极耦合电路存储器ECLECL其特点：速度高、驱动能力强，但集成度低、功耗大、价格高，其特点：速度高、驱动能力强，但集成度低、功耗大、价格高，一般用于小容量的高速存储器。

一般用于小容量的高速存储器v MOSMOS场效应晶体管存储器（分动态、静态两种）场效应晶体管存储器（分动态、静态两种）其特点：集成度高、功耗小、工艺简单、成本低，但速度较低，其特点：集成度高、功耗小、工艺简单、成本低，但速度较低，一般用于大容量存储器一般用于大容量存储器12(1)(1)双极型半导体存储单元工作原理双极型半导体存储单元工作原理v存储原理：用晶体管导通与截存储原理：用晶体管导通与截 止来表示止来表示0和和1若T0导通、导通、 T1截止表示存储截止表示存储0，， 则则T0 截止、截止、 T1导通表示存储导通表示存储1v工作原理：工作原理：•写入操作写入操作•存储状态存储状态•读出操作读出操作DDRRABVccT0T1字线W3.6v4.2v1.4v导通截止13写入写入3.6V4.2V1.4V5V5V5V14保持保持0.4V4.2V1.4V5V5V0V15读出读出3.6V1.4V1.4V5V5V0VW升高仅使流向W的电流转由D或/D流出，T0，T1管的导通/截止状态并未发生改变，因而是非破坏性读出16三端口双极型存储器三端口双极型存储器17（（2 2）静态）静态MOSMOS存储单元工作原理存储单元工作原理v存储原理存储原理：用晶体管导通与用晶体管导通与 截止来表示截止来表示0和和1。

v工作原理工作原理：•写入操作写入操作•存储状态存储状态•读出操作读出操作字线WVccDDABT2T3T4T5T0T1高电位导通导通数据18写入写入高电平高电平导通导通导通导通地地高电平高电平地地高电平高电平19保持保持地地断开断开断开断开地地高电平高电平地地高电平高电平20读出读出高电平高电平导通导通导通导通地地高电平高电平VCC非破坏性读出21三端口器件三端口器件2223 （（3 3）动态）动态MOSMOS存储单元工存储单元工作原理作原理v存储原理：动态存储原理：动态MOSMOS存储单元存储单元靠电容存储信息：靠电容存储信息：若电容充有电荷表示存储若电容充有电荷表示存储1 1，电容放电则表示存储，电容放电则表示存储0 0v工作原理：工作原理：•写入操作写入操作•存储状态存储状态•读出操作读出操作24写入写入高电平高电平导通导通高电平高电平高电平高电平25保持保持地地断开断开地地高电平高电平注意：由于注意：由于电容总是存电容总是存在漏电，经在漏电，经过一段时间过一段时间后，后，CsCs上的上的电荷会全部电荷会全部漏完，为了漏完，为了保持数据的保持数据的正确性，必正确性，必须隔一段时须隔一段时间，进行一间，进行一次次刷新操作刷新操作26读取读取高电平高电平导通导通高电平高电平注意：读取注意：读取过程中，过程中，CsCs的电平最终的电平最终会变为中间会变为中间电平，即原电平，即原来存储的数来存储的数据丢失，需据丢失，需要将读出的要将读出的数据重新写数据重新写入，称为入，称为重重写写中间电平中间电平电压上升电压上升27三端口器件的逻辑符号三端口器件的逻辑符号282.2.3 2.2.3 半导体存储芯片的组织半导体存储芯片的组织(1)(1)一维地址译码方式一维地址译码方式v 存储阵列由存储阵列由M M×N N个基本存储单元（位）组成。

个基本存储单元（位）组成v 存储阵列的每一行对应一个字，共用一根字线存储阵列的每一行对应一个字，共用一根字线v 每一列对应不同字的同一位，用位线相连每一列对应不同字的同一位，用位线相连v 用一组地址译码器对地址进行译码，使其中一根字线有效，用一组地址译码器对地址进行译码，使其中一根字线有效， 选中相应的字选中相应的字每次读出一个字（一行）每次读出一个字（一行）优点：结构非常简单优点：结构非常简单缺点：当地址线增加时使译码器复杂性按指数规律增加缺点：当地址线增加时使译码器复杂性按指数规律增加下图是一个下图是一个16*816*8位，采用一维地址译码方式的存储器示意图：位，采用一维地址译码方式的存储器示意图： 29≈≈≈≈≈≈≈≈≈地址16选1地址译码器读写电路读写电路读写电路A0A1A2A3W0W1W15D0D1D7D0D0D1D1D7D7字线字1位1一维地址译码方式的一维地址译码方式的RAMRAM：：302.2.3 2.2.3 半导体存储芯片的组织（续）半导体存储芯片的组织（续）（（2 2）二维地址译码的位选方式）二维地址译码的位选方式v 存储阵列由存储阵列由M M×N N个基本存储单元（位）组成。

个基本存储单元（位）组成v n n位地址按行和列分成两组，分别由行、列两个译码器位地址按行和列分成两组，分别由行、列两个译码器 译码，选中相应的行、列，即行线和列线交叉位置的基本存译码，选中相应的行、列，即行线和列线交叉位置的基本存 储单元（位）被选中，通过位线进行读写储单元（位）被选中，通过位线进行读写v 可将多片同样芯片并联组成存储体，一个地址经过译码分别可将多片同样芯片并联组成存储体，一个地址经过译码分别 选中每个芯片当中的一位组成一个存储单元选中每个芯片当中的一位组成一个存储单元每次读出每次读出1 1位优点：地址译码器的结构简单，连线少优点：地址译码器的结构简单，连线少缺点：同一个地址单元的各个二进制位分布在不同的芯片上，即缺点：同一个地址单元的各个二进制位分布在不同的芯片上，即每个芯片只能提供该二进制单元的每个芯片只能提供该二进制单元的1 1位 其原理图如下：其原理图如下：31≈≈≈≈≈≈地址X地址译码器A0A1A2A3X0X31Y31Y0A4Y 地 址 译 码 器读写电路A5A6A7A8A9D读写DDDD32×32位二二维维地地址址译译码码的的位位选选方方式式322.2.3 2.2.3 半导体存储芯片的组织（续）半导体存储芯片的组织（续）（（3 3）二维地址译码的字选方式）二维地址译码的字选方式v位选方式每次读出一位，改成每次读出一个字，这就位选方式每次读出一位，改成每次读出一个字，这就是字选方式。

是字选方式v优点：译码电路简单，同一个字在同一块芯片中优点：译码电路简单，同一个字在同一块芯片中33二维地址译码的字选方式二维地址译码的字选方式行译码器列 译 码 器读 写 电 路A0A1An1－1An1An2－1b位字0b位字1b位字S－10b－1b对 Sb对位线b根数据线S根线读写W/S根线W/S×Sb位342.3 2.3 半导体只读存储器半导体只读存储器ROMROM本节主要内容包括：本节主要内容包括： v半导体只读存储器半导体只读存储器ROMROM的特点及应用的特点及应用• 只能读出信息，而不能写入的随机存储器只能读出信息，而不能写入的随机存储器• 与与RAMRAM相比速度相当、结构简单、集成度高、造价低、功耗小、相比速度相当、结构简单、集成度高、造价低、功耗小、 可靠性高、无掉电信息丢失、无读出信息破坏、不需要刷新可靠性高、无掉电信息丢失、无读出信息破坏、不需要刷新• 与外存相比，都具有掉电信息不丢失的特点，但速度高与外存相比，都具有掉电信息不丢失的特点，但速度高• 应用有以下三类：应用有以下三类：§存放软件存放软件§存放微程序存放微程序§存放特殊编码存放特殊编码v 掩模只读存储器掩模只读存储器MROMMROMv 一次性编程只读存储器一次性编程只读存储器PROMPROMv 可改写的只读存储器可改写的只读存储器EPROMEPROMv 电可改写只读存储器电可改写只读存储器EEPROMEEPROM和闪存和闪存352.3.1 2.3.1 掩模只读存储器掩模只读存储器MROMMROM由生产厂生产的存有固定信息的ROM，用户只能选用而无法修改原存的信息或者芯片制造厂商可根据用户提供的信息，设计相应的光刻掩模来成批生产。

1.MOS1.MOS只存储器只存储器2.2.双极型双极型ROMROM362.3.2 2.3.2 一次性编程只读存储器一次性编程只读存储器PROMPROM 这是一种封装后可编程序的半导体只读存储器存储的初始内容是全“0”或全“1”，由用户根据自己的需要，用过载电压来写入信息，但只能写一次多射极的熔丝式PROM示意图如下：SSSSSSSSSSSSSSSS地址译码 读 放 电 路VccA0A1A2A3A4 D7 D6 D1 D0…………读372.3.3 2.3.3 可改写的只读存储器可改写的只读存储器EPROMEPROM EPROMEPROM是一种可多次改写的是一种可多次改写的ROMROM 其基本存储电路如图：其基本存储电路如图：382.3.4 2.3.4 电可改写只读存储器电可改写只读存储器EEPROMEEPROM和闪存和闪存392.4 2.4 主存储器与主存储器与CPUCPU的连接的连接本节主要内容包括：本节主要内容包括：v CPUCPU与与MMMM速度的协调速度的协调v 存储芯片的工作时序存储芯片的工作时序v 用存储芯片构成主存储器用存储芯片构成主存储器402.4.1 2.4.1 CPUCPU与与MMMM速度的协调速度的协调v 同步方式：同步方式：CPUCPU周期＝内存存取周期＝总线周期周期＝内存存取周期＝总线周期 由于由于CPUCPU的速度远高于主存速度，这种方式对的速度远高于主存速度，这种方式对 CPUCPU限制过死，使限制过死，使CPUCPU速度降低。

速度降低v 准同步方式：准同步方式：CPUCPU以节拍周期为单位与内存同步以节拍周期为单位与内存同步 CPUCPU完全根据自身的操作需要确定自己的工作周期，完全根据自身的操作需要确定自己的工作周期， 存储器有自己固有的读写周期，两者完全独立存储器有自己固有的读写周期，两者完全独立. .同步方法为，同步方法为，CPUCPU进行一次读写时，若内存读写周期未结束，进行一次读写时，若内存读写周期未结束，CPUCPU以自身节拍周期为单位进行等待，即以节拍周期为单位与内以自身节拍周期为单位进行等待，即以节拍周期为单位与内存同步目前常采用的方法）存同步目前常采用的方法）412.4.2 2.4.2 存储芯片的工作时序存储芯片的工作时序v 读周期时序读周期时序v 写周期时序写周期时序（（1 1）静态随机存储器）静态随机存储器SRAMSRAM的工作时序：的工作时序：422.4.2 2.4.2 存储芯片的工作时序存储芯片的工作时序( (续续) )(2)(2)动态随机存储器动态随机存储器DRAMDRAM工作时序工作时序432.4.3 2.4.3 用存储芯片构成主存储器用存储芯片构成主存储器v要解决的问题：要解决的问题：•SRAMSRAM、、DRAMDRAM和和ROMROM的选取的选取•如何利用现有的芯片构造所需要的存储器如何利用现有的芯片构造所需要的存储器v三种构造方式（设需要组成一个三种构造方式（设需要组成一个M M×N N的存储器，而现有的的存储器，而现有的 存储芯片是存储芯片是m m×n n的存储芯片）的存储芯片）•位扩展位扩展•字扩展字扩展•字位同时扩展字位同时扩展442.4.3 2.4.3 用存储芯片构成主存储器（续）用存储芯片构成主存储器（续）（（1 1）位扩展（）位扩展（M M＝＝m m，，N>nN>n），），即每个存储单元二进制位数的扩展。

即每个存储单元二进制位数的扩展例如：用例如：用1616KBKB×1 1的芯片组成的芯片组成1616KB KB ×8 8的存储器，则连接图如下：的存储器，则连接图如下：RDWRM/IOABA13A0A13A0cs A13A13A0A0D0D6D7DBcs cs 14141414DDD452.4.3 2.4.3 用存储芯片构成主存储器（续）用存储芯片构成主存储器（续）（（2 2）字扩展（）字扩展（M>mM>m，，N N＝＝n)n)，，即存储单元数的扩展例如：用即存储单元数的扩展例如：用8 8KBKB×8 8的芯片组成的芯片组成6464KB KB ×8 8的存储器，则连接图如下的存储器，则连接图如下RDWRM/IOA13A0A12A0cs A12A12A0A0D0D7cs cs 13131313DDDA12A14A15888U1U0U73－8译码器111001000462.4.3 2.4.3 用存储芯片构成主存储器（续）用存储芯片构成主存储器（续）（（3 3）字位同时扩展）字位同时扩展 （（M>mM>m，，N>n)N>n)例如：用例如：用8 8KBKB×4 4的芯片组成的芯片组成1616KB KB ×8 8的存储器，则连接图如下的存储器，则连接图如下RDWRA13A12A0A12A0cs A12A12A0A0D0D4D7cs cs 13131313DDDA12A0cs DD3U3U2U1U0444444472.4.3 2.4.3 用存储芯片构成主存储器（续）用存储芯片构成主存储器（续）v综合例题：综合例题：A13,A14…………2|4译码电路A0~A12D7D6D0U0482.5 2.5 并行存储器并行存储器 除了选择高速器件之外，并行读写是提高存储器性能的一除了选择高速器件之外，并行读写是提高存储器性能的一个有效手段之一，并行存储器基本思想是通过重复设置硬件为个有效手段之一，并行存储器基本思想是通过重复设置硬件为代价，实现并行存取来换取速度的提高，可以分为以下几类：代价，实现并行存取来换取速度的提高，可以分为以下几类：v 双端口存储器双端口存储器v 多模块存储器多模块存储器• 单体多字存储器单体多字存储器• 多体单字存储器多体单字存储器v 相联存储器相联存储器492.5.1 2.5.1 双端口存储器双端口存储器v基本思想基本思想：存储器采用两个端口，再设置两套读写装置同时访问内存，从而提高了整个计算机系统的效率。

v双端口存储器的结构框图：双端口存储器的结构框图：MARMDR读写电路译码器存储体ABDBCBMARMDR读写电路译码器ABCBv说明：说明：两个访问端口独立工作互不干扰，只有当两个端口 试图在同一时间内访问同一地址单元时，才会发生冲突502.5.2 2.5.2 多模块存储器多模块存储器v 基本思想：基本思想：并行设置多个存储模块，在一个存取周期内，多个存储模块同时存取多个字以提高整体速度v 单体单体多字多字存储器存储器AB地址寄存器译码器M0M1MN－1W位W位W位NW位DB只有一套地址寄存器和地址译码器有多个容量相同的存储模块512.5.2 2.5.2 多模块存储器多模块存储器( (续续) )v多体单字交叉存取方式多体单字交叉存取方式MAR0MAR1MAR2MAR3MDR0MDR1MDR2MDR304M0K＋05M1K＋126M2K＋237M3K＋3ABDB1说明说明：•多存储模块•多读写装置•交叉编址522.5.3 2.5.3 相联存储器相联存储器v 相联存储器的概念相联存储器的概念v 相联存储器的组成相联存储器的组成• 存储体，存放信息的部件存储体，存放信息的部件。

• 输入检索寄存器，用来存放待检索的内容输入检索寄存器，用来存放待检索的内容• 屏蔽寄存器，用来决定输入检索寄存器的哪些项参与检索比较，屏蔽寄存器，用来决定输入检索寄存器的哪些项参与检索比较， 哪些项不参与哪些项不参与• 比较器，是相联存储器的核心，由字比较器和位比较器两部分组成比较器，是相联存储器的核心，由字比较器和位比较器两部分组成• 字匹配寄存器，用来记录比较结果字匹配寄存器，用来记录比较结果• 数据寄存器，用来存放某个单元的内容数据寄存器，用来存放某个单元的内容• 地址寄存器和地址译码器，使相联存储器同时具有按地地址寄存器和地址译码器，使相联存储器同时具有按地 址查找的一般功能址查找的一般功能532.5.3 2.5.3 相联存储器（续）相联存储器（续）v 相联存储器结构框图：相联存储器结构框图：输入检索寄存器屏蔽寄存器M比较器2m×N存储体数据寄存器地址寄存器地址译码器字匹配寄存器2m－12m－1N－1N－1N－100m0000N－1054附录一附录一数字逻辑电路数字逻辑电路55门门56SR锁存器锁存器57时钟时钟SR锁存器锁存器58时钟时钟D锁存器锁存器59D触发器触发器60D锁存器和触发器的符号锁存器和触发器的符号616263附录二附录二常见内存的种类常见内存的种类64vSRAM速度快，但制造成本高，这种内存多见于速度快，但制造成本高，这种内存多见于Pentium时代的主板上，用来做高速缓存时代的主板上，用来做高速缓存(Cache)。

这这种缓存的逻辑位置介于种缓存的逻辑位置介于CPU和和DRAM之间，使用它可以之间，使用它可以大大减少大大减少CPU的等待时间，并提高系统性能因此，这的等待时间，并提高系统性能因此，这种缓存也称为二级缓存种缓存也称为二级缓存(L2 Cache)随着随着Intel将将L2 Cache集成到集成到CPU（（Medocino核心核心Celeron之后的绝之后的绝大多数型号）后，大多数型号）后，AMD也开始将也开始将L2 Cache集成到集成到CPU中，目前中，目前SRAM在主板上几乎已经找不到踪影了在主板上几乎已经找不到踪影了 6566内存的接口形式内存的接口形式vSIMM (Single In-line Memory Module) 72个接触点个接触点 vDIMM(Double In-line Memory Module)vRIMM(RAMBUS In-line Memory Module) 168(84×2面) ,3.3V 184 , 2.5V 67184个接触点 目前的RDRAM内存只能以双数条形式存在，而且由于RDRAM采用了串联的设计，因此所有未用的RIMM插槽都必须用一个被称作“连通器”的电路板占用 68vRAM (Random Access Memories)随机访问存储器，实际上随机访问存储器，实际上所有存储器均可以随机访问。

所有存储器均可以随机访问vSRAM (Static RAM)静态存储器，速度快，成本高，集成度低，静态存储器，速度快，成本高，集成度低，常用作高速缓存存储器常用作高速缓存存储器vDRAM (Dynamic RAM)动态存储器，速度慢，成本低，集成动态存储器，速度慢，成本低，集成度高，常用作构成主存度高，常用作构成主存vFPM (Fast Page Mode,快页型快页型)动态动态RAM ，，工作时先输入行工作时先输入行地址，再输入列地址，可以在给定一个行地址后，连续给出一组地址，再输入列地址，可以在给定一个行地址后，连续给出一组连续列地址，以加快连续数据位的访问连续列地址，以加快连续数据位的访问vEDO (Extended Data Output，，扩展数据输出扩展数据输出)动态动态RAM,充充许在前一个内存访问周期结束前启动第二个内存访问周期虽然许在前一个内存访问周期结束前启动第二个内存访问周期虽然没有加快单次内存的访问速度，但提高了整个内存的带宽，单位没有加快单次内存的访问速度，但提高了整个内存的带宽，单位时间内能输出更多的字时间内能输出更多的字vFPM和和EDO均是异步的即地址信号和数据信号分别由不同的时均是异步的即地址信号和数据信号分别由不同的时钟驱动。

钟驱动69vSDRAM (Synchronous DRAM)即同步动态即同步动态RAM，，其地址信号和数据信号由同一个时钟驱动所谓其地址信号和数据信号由同一个时钟驱动所谓clock同步是指内存能够与同步是指内存能够与CPU同步存取资料，这样可以取消同步存取资料，这样可以取消等待周期，减少数据传输的延迟，因此可提升计算机的等待周期，减少数据传输的延迟，因此可提升计算机的性能和效率性能和效率 vDDR (Double Data Rate) SDRAM .SDRAM和和DDR SDRAM的真实工作频率都与的真实工作频率都与CPU外频相同外频相同——100MHz或或133MHz，，不同之处在于，不同之处在于，DDR SDRAM在在工作时钟周期的上升沿和下降沿都可以传输数据，因此工作时钟周期的上升沿和下降沿都可以传输数据，因此它的性能等同于它的性能等同于266MHz的普通的普通SDRAMvRDRAM（（Rambus DRAM，，高频动态随机存取存储高频动态随机存取存储器）器）Rambus公司独立设计完成的一种内存模式，速度公司独立设计完成的一种内存模式，速度一般可以达到一般可以达到500~530MB/s，，是是DRAM的的10倍以上。

倍以上 70vDDRII (Double Data Rate Synchronous DRAM，，第二代同步双倍速率动态随机存取存储器第二代同步双倍速率动态随机存取存储器)　　　　DDRII 是是DDR原有的原有的SLDRAM联盟于联盟于1999年解散年解散后将既有的研发成果与后将既有的研发成果与DDR整合之后的未来新标准整合之后的未来新标准DDRII的详细规格目前尚未确定的详细规格目前尚未确定vDRDRAM (Direct Rambus DRAM)　　　　是下一代的主流内存标准之一，由是下一代的主流内存标准之一，由Rambus 公司公司所设计发展出来，是将所有的接脚都连结到一个共同的所设计发展出来，是将所有的接脚都连结到一个共同的Bus，，这样不但可以减少控制器的体积，已可以增加资这样不但可以减少控制器的体积，已可以增加资料传送的效率料传送的效率。