北京邮电大学数字电路2016期末试卷答案.doc

班级： 学号： 班内序号： 姓名：------------------------------------------装--------------------------- --------------订---------------- ----------------------线---------------------------------------------------------------------------------------------------------------北京邮电大学2015－2016学年第二学期《数字电路与逻辑设计》考试试题（A卷）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场学生必须按照监考教师指定座位就坐二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理四、学生必须将答题内容做在试卷上，草稿纸上一律无效。

地方不够时做在背面，并在前面标明考试课程数字电路与逻辑设计考试时间2016/ 5/ 288:00---10:00题号一二三四五六七八九总分满分308101010661010100得分阅卷教师 一、选择、填空、判断题（30分，每空1分）1. 和CMOS相比，ECL最突出的优势在于D A. 可靠性高 B. 抗干扰能力强B. 功耗低 D. 速度快2. 三极管的饱和深度主要影响其开关参数中的C A. 延迟时间　 B. 上升时间C. 存储时间　 D. 下降时间3. 用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D A. R=0, S=0 B. R=0, S=1C. R=1, S=0 D. R=1, S=14. 具有检测传输错误功能的编码是：C A. 格雷码 B. 余3码 C. 奇偶校验码5. 运用逻辑代数的反演规则，求函数的反函数：B A. B. C.6. 下列叙述中错误的有：C A. 逻辑函数的标准积之和式具有唯一性B. 逻辑函数的最简形式可能不唯一C. 任意两不同的最小项之和恒等于1。

7. 函数的最简或与式为：A A. B.C.8. 逻辑函数，判断当输入变量ABCD分别从(1) 0110®1100，(2) 1111®1010时是否存在功能冒险：B A. 存在，存在 B. 不存在，存在 C.不存在，不存在9. 对于K＝3的M序列发生器，反馈函数为Q2⊕Q0，则产生M序列：C A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D触发器，正确的是：A A. B. C.11. 集电极开路与非门(OC门)的输出端可以直接相连实现线连接逻辑，这种线连接逻辑是：C A. 线或 B. 与非 C. 线与12. 各种A/D转换器电路类型中转换速度最快的是A A. 并联比较型 B. 逐次渐进型 C. 双积分型 D. 计数型13. 把串行输入的数据转换为并行输出的数据,可以使用B A. 寄存器 B. 移位寄存器C. 计数器 D. 存储器14. 在进行状态编码时，优先级最高的相邻编码规则是A 。

A. 行相邻 B. 列相邻 C. 输出相邻15. 在数字系统中8位二进制数称为一个字节，若用一个字节对信息进行编码，最多可表示 A 种信息?A. 256种 B. 8种 C.128种16. 卡诺图有两个特殊的方格，分别称为0重心(全0格)和1重心(全1格)，在卡诺图化简法中，包含1重心的圈对应的乘积项B A．仅包含反变量.B．仅包含原变量.C．既有反变量，又有原变量.17. 模数转换要经过采样、保持、量化、编码四个过程，说明保持电路的作用C A. 意义不大，可以省略B. 实现幅度数字化，用数字量近似表示模拟量C. 保证在量化编码期间，输入信号幅度不变18. 连续异或2016个1的结果是　　0　　19. 八路数据分配器，其地址输入（选择控制）端有3个20. 三态门的三种输出状态为高电平、低电平和高阻态21. 有K个D触发器构成的扭环计数器，其有效的计数状态共2k个；而由k个D触发器构成的环形计数器，其不使用的状态为___2k-k_________个22. 若用8K×8位的SRAM芯片MCM6264组成64K×16位的存储器系统，共需16片芯片。

23. 有一个维持阻塞D触发器，当时钟脉冲上升沿到来时，为了保证可靠地接收数据D，要求D必须比上升沿提前一段时间出现，这个时间称为　建立时间　　；时钟上升沿到来后，仍需D信号维持一段时间，这个时间称为　保持时间　　24. 一个8位D/A转换器的最小输出电压VLSB=0.01V，当输入代码为01001101时，输出电压为0.77V25. 具有n位地址输入和m位数据输出的EPROM可以产生一组有m个输出的n变量逻辑函数√）26. 仅由逻辑门构成的电路一定是组合逻辑电路X）27. 异步计数器与同步计数器比较，异步计数器的主要优点之一是工作速度高X）28. 主从JK触发器，当CP=1期间JK发生多次变化，则主触发器的输出会随之发生多次变化（X）二．（8分）ECL门多输出函数设计试用两个ECL门（或和或非输出端均为双输出）如图2.1所示，利用ECL门的线或功能，不加任何外置门电路，在图上通过连接实现四输出函数：,,,图2.1答案：评分：某个输出正确给2分（其他方案酌情扣分）三．（10分）异步时序电路的分析分析图3.1所示的异步计数器，按照图3.1的形式(1) 写出触发器的激励方程；(2) 写出触发器的状态方程；(3) 画出状态转移表和状态转移图；(4) 说明是几进制的计数器。

图3.1状态转移表000001010011100101110111状态转移图答案：根据电路，触发器的激励方程为：（2分）触发器的状态方程为：（2分）状态转移表（2分）000001001010010011011100100000101001110010111011状态转移图（2分）该电路为五进制计数器2分）四．(10分）同步时序逻辑电路的设计用D触发器和门电路设计一个三位循环码计数器，其编码表及转换顺序如表4.1所示1.根据状态转移表和进位输出Y填写卡诺图；2.写出触发器的下一状态方程；3.写出激励方程；4.写出输出方程可不画电路图）表4.1答案：根据表4.1可以画出电路下一状态和输出的卡诺图，如图解4.1（a）每图1分，共4分）利用卡诺图化简，得到电路的状态方程和输出方程分别为 (4.1) (4.2) （3分） (4.3) （3分） 根据式（4.1）和式（4.3）画出的三位循环码计数器电路如图解4.2所示解4.1解4.2五．（10分）图5.1是用一片同步计数器74LS169和一片八选一数据选择器74LS151组成的序列信号发生器，请分析：（1）74LS169组成的计数器的模值；（2）列出输出函数F的真值表；（2）写出输出F所产生的序列信号（从计数器的预置值开始）。

表5.1 74LS169的功能表11保持原状态00↑预置011↑加计数001↑减计数表5.2 74LS151的功能表使能输入选择地址输入数据输入输出10100000001001000110100010101100111 图5.1序列信号发生器逻辑图0 1 1 0解： 74LS169连接为模10的计数器（3分）计数器采用加计数且使用进位输出端进行同步预置由于74LS169为同步预置，预置值为0110，计数状态为0110，0111，……，1110，1111根据所使用计数状态列出表5.2所示的输出序列F的真值表表5.2 输出函数的真值表（4分）01101011111000010010101001011111000110111110111111输出的序列信号为11000101113分）六.（6分）一般时序逻辑电路的设计在某种系统中，正常工作时要求连续0的数目为偶数，连续1的数目为奇数用一个同步时序电路检测它的工作，工作不正常时输出为1示例如下：输入X：00100011101100……输出Z：00000010001010……试用4个状态描述该系统的工作,做出这个同步时序电路的原始状态图。

设：状态A为初始状态并表示收到偶数个0；状态B为收到奇数个0；状态C为收到偶数个1；状态D为收到奇数个1）答案：七．（6分）将下列表7.1的状态转移表用隐含表法进行化简（填写隐含表，并画出简化后的状态表）表7.1答案：隐含表3分，简化的状态表3分八．（10分）用中规模器件设计比较器在图8.1所示三位二进制译码器（此三八译码器是高电平输出有效，即输出1有效）和八选一数据选择器上，不使用外围元件，通过适当连接，组成一个三位数码比较器，要求数码时输出，否则，，标明各引脚的输入、输出信号，并简述理由图8.1答案：设计思路是当三位二进制的输入等于八选一数据选择器的地址端输入（即）时，译码器输出的对应输入端将被选择器选通输出如此图，三八译码器是高电平输出有效，即输出1有效，如时，输出为1，而其他输出为0，,译码器按位与数据选择。