MaxplusII简易用户使用入门指南.pptx

Max+Plus II 简易用户使 用入门指南设计输入 ES-Site 授权 及 PLS-WEB 特点项目编译项目校验器件编程MAX+PLUS IIMAX+PLUS II时间分析器时间分析器MAX+PLUS IIMAX+PLUS II图形编辑器图形编辑器MAX+PLUS IIMAX+PLUS II文本编辑器文本编辑器MAX+PLUS IIMAX+PLUS II编程器编程器编译器编译器网表提取器网表提取器适配适配逻辑逻辑 综合器综合器数据库数据库建库器建库器MAX+PLUS IIMAX+PLUS II信息处理器信息处理器和和层次显示层次显示ES-Site & PLS-WEB 允许用户使用 Classic 系列, MAX5000 系列, MAX7000(S) 系列以及EPM9320, EPF8282A/EPF8452A,EPF6016, EPF10K10器件完成设计运行光盘中的安装程序n在 开始 菜单中选择 运行，然后在 打开 对话框内输入： :pcmaxplus2install n然后按照屏幕上的提示进行操作.在安装过程中,如果需要帮助 ,则选择 Help 按钮n当 MAX+PLUS II安装成功后, read.me 文件将自动出现. 它含有一些重要的信息,用户应当仔细阅读它. Max+Plus II 的安装n双击 MAX+PLUS II 图标 或在 开始 菜单内选择 MAX+PLUS II 项，开始运行 MAX+PLUS II Max+Plus II 的安装第一次运行 MAX+PLUS II n第一次运行 MAX+PLUS II 时, 将会出现如下的窗口. 选择 ES site License 按钮. Max+Plus II 的安装选择 ES-Site 授权安装申请授权代码 Max+Plus II 的安装输入授权代码n当您收到Alter公司的授权代码后,请按下列步骤操作.1. 在 option 菜单内选择 Authorization Code 项, 将会出现授权代码对话框2. 在对话框内,输入您的授权代码.3. 按下 Validate 按钮4. 您将在 Available Features 对话框内看到被允许使用的功能.5. 按下 OK 按钮 Max+Plus II 的安装MAX+PLUS II 管理器窗口nES-Site 授权有效后，您将返回到 MAX+PLUS II 管理器窗口项目名称项目路径工具条 Max+Plus II 的安装MAX+PLUS II 管理器菜单条 生成一个新图形文件1. 在 File 菜单中 选择 New2. 选择 Graphic Editor File 然后按下OK按钮, 将会出现一个无标题的图形编辑窗口,如下页所示生成一个图形设计文件图形编辑器窗口工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断 生成一个图形设计文件输入 Altera 图元n选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后选择Enter Symbol，或双击鼠标左键。

n将出现一个Enter Symbol 对话框，在symbol Libraries框中 选择 “.maxplus2max2libprim” n所有的Altera 图元以列表方式显示出来，选择您想输入的图元，然后选择 OK指定您将输入文件中的符号名称双击一个符号库，在Symbol Files 对话框中将出现它的所有符号显示当前路径下的所有符号 生成一个图形设计文件输入 74 系列的符号nMAX+PLUS II 为实现不同的逻辑功能提供了许多符号，如：图元符号 ,兆功能符号和宏功能符号在图形编辑器文件中可直接使用以上符号74 系列符号的输入方法和上页图元输入的方法相同n当 Enter Symbol 对话框出现后，在symbol Libraries 对话框中选择 “.maxplus2max2libmf”路径n在 Symbol Files 对话框中，选择您需要的 74 系列符号生成一个图形设计文件输入 LPM 符号nlpm (library parameterized megafunction) 符号的输入方法与先前符号的输入方法相同 n在 Enter Symbol 对话框出现后，在 symbol Libraries 框中选择 “.maxplus2max2libmega_lpm” 路径。

n在 Symbol Files 框中选择您需要的 lpm 符号n双击参数框 (位于符号的右上角)，输入您需要的 lpm 的参数在Port Status 框中选择 Unused ，可将您不需要的信号去掉 生成一个图形设计文件连线n如果需要连接两个端口，将您的鼠标移到其中一个端口，则鼠标自动变为 +形状 n一直按住鼠标的左键并将鼠标拖到第二个端口n放开左键 ，则一条连接线被画好了 n如果您需要删除一根连接线，单击这根连接线并按 Del 键 生成一个图形设计文件 为管脚和节点命名n在管脚上的PIN_NAME处双击鼠标左键，然后输入名字n选中需命名的线，然后输入名字n对 n 位宽的总线 A 命名时，您可以采用 An-1.0 形式，其中单个信号用 A0, A1, A2, ., An 形式 生成一个图形设计文件 例1：三到八译码器 生成一个图形设计文件例2: 4-bit 计数器输入符号总线节点名称74163 符号输出符号连接点输入管脚名输出管脚名总线名称 建立一个图形设计文件保存您的文件n如需要保存文件，选择 File 菜单中的 Save As 项. 将出现Save As对话框，如下图所示 ：n在 File Name 对话框内输入设计文件名，然后选择 OK 即可保存文件。

指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名您可从下拉列表中选择不同的扩展名 生成一个图形设计文件指定项目名称nMAX+PLUS II中， 在 编译一个项目前，您必须确定一个设计文件作为您的当前项目请按下列步骤确定项目名：1. 在 File menu 菜单中选择 Project Name项，将出现Project Name 对话框：2. 在 Files 框内，选择您的设计文件3. 选择 OK nMAX+PLUS II的标题条将显示新的项目名字当前项目显示当前路径下的全部设计文件和编程文件生成一个图形设计文件显示当前项目名显示当前路径显示所有子目录.显示所有本地和网络驱动器创建缺省（Default）符号n在 File菜单中选择 Save & Check项，检查设计是否有错误 如果没有，在 File菜单中选择 Create Default Symbol 项，即可创建一个设计的符号该符号可被高层设计调用其它设计输入方法n您也可以通过 Altera 的硬件描述语言 (AHDL)创建一个文本设计文件(.tdf)可从AHDL 帮助菜单和AHDL模板中获得相关内容n您还可通过波形设计文件(.wdf)进行设计输入。

打开编译器窗口n打开编译器窗口：在 MAX+PLUS II 菜单内选择Compiler 项则出现编译器窗口，如上图所示n选择 Start即可开始编译， MAX+PLUS II 编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个 Altera 器件中，同时将产生报告文件、编程文件和用于时间仿真用的输出文件n但是，在开始编译前，我们还必须设定一些别的选项 完成情况状态条 在编译项目时，沙漏 将不 停地翻动模块盒 编译您的项目选择一个器件n首先，您需要为项目指定一个器件系列，然后，您可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合您的项目的器件n确定器件系列：2) 选择一个器 件系列3) 选择某一器件或选择 AUTO 让 MAX+PLUS II 为您选择一个器件4) 按下 OK 按钮1) 在 Assign 菜单内选择Device项，将出现 Device 对话框 编译您的项目管脚分配nAltera 推荐让编译器自动为您的项目进行管脚分配n但如果用户必须自己分配管脚，请按以下步骤进行:3) 在 Node Name 框内输入管脚的名字4) 在 Chip Resource 对话框内，选择管脚并输入管脚的序列数。

5) 按下Add 按钮6) 您分配的管脚将出现在这个框内7) 按下 OK 按钮1) 确定您已经选择了一种器件2) 在 Assign Menu菜单中选择 Pin/Location/Chip项 编译您的项目选择一种全局逻辑综合方式n您可以为您的项目选择一种逻辑综合方式，以便在编译过程中指导编译器的逻辑综合模块的工作 按以下步骤为您的项目选择一种逻辑综合方式：2) 在 Global Project Synthesis Style 下拉列表中选择您需要的类型缺省（Default）的逻辑综合类型是 NORMAL 综合类型 FAST 可以改善项目性能，但通常使您的项目配置比较困难 综合类型 WYS / WYG可进行最小量逻辑综合3) 您可以在此0和10之间移动滑块 ,移到 0 时,最优先考虑占用器件的面积,移到10时, 系统的执行速度得到最优先考虑1) 在 Assign Menu 菜单内选择Global Project Logic Synthesis项， 将出现Global Project Logic Synthesis 对话框： 编译您的项目 对 MAX 器件进行多级综合n对于 MAX （乘积项）器件，您可以选择多级综合。

它可以充分利用所有可使用的逻辑选项这种逻辑综合方式，用于处理含有特别复杂的逻辑的项目；而且配置时不需要用户干涉对于 FLEX 器件，这个选项自动有效选中该框，则多级综合方式对 MAX 5000/7000 系列器件有效.选中该框，则多级综合方式对 MAX 9000系列器件有效 编译您的项目FLEX 器件的进位/级联链n进位链提供逻辑单元之间的非常快的向前进位功能n利用级联链可以实现扇入很多的逻辑函数n如选择FAST 综合方式，则进位/级联链选项自动有效按如下步骤可人工选择该选项是否有效：1. 在 Global Project Logic Synthesis 对话框内选择 Define Synthesis Style 项，将出现 Define Synthesis Style 窗口2. 如需使用进位链功能，则从下拉菜单内选择 Auto 3. 如需使用级联链功能，则从下拉菜单中选择Auto 编译您的项目设置定时要求n您可以对整个项目设定全局定时要求，如：传播延时,时钟到输出的延时,建立时间和时钟频率 对于FLEX 8000, FLEX 10K and FLEX 6000 系列器件，定时要求的设置将会影响项目的编译。

n按如下步骤设置定时要求：2) 在相应的对话框内输 入您对项目的定时要求 3) 按下 OK 按钮1) 在 Assign Menu菜单内，选择 Global Project Timing Requirements项，将出现 Global Project Timing Requirements 对话框：编译您的项目准备编译n在 Processing 菜单下，有一些会对编译产生影响的选项n最后，在编译器窗口中选择Start在编译器编译您的项目期间，所有的信息，错误和警告将在自动打开的信息处理窗口中显示出来如果有错误发生，选中该错误信息，然后按下locate按钮，您将找到该错误在设计文件中所处的位置Design Doctor - 在编译期间，可选的Design Doctor 工具将检查项目中的所有设计文件，以发现在编程的器件中可能存在的可靠性不好的逻辑Smart Recompile - 当该选项有效时，编译器将保存项目中在以后编译中会用到的额外的数据库信息这样可以减少将来编译所需的时间Total Recompile - 要。