电骰子的设计与制作课程设计说明书.doc
15页
目录摘要 ......................................................................21 任务目标 ................................................................32 设计思路 ................................................................32.1 系统框图 .............................................................32.2 电路工作原理说明 .....................................................43 设计过程 ................................................................53.1 脉冲源 ...............................................................53.2 控制电路 .............................................................93.2.1 74LS192 控制方法 ................................................93.2.2 74LS161 控制方法 ...............................................103.3 显示电路 ............................................................124 遇到的故障和原因及其排除方法 ............................................135 心得体会 ................................................................146 参考文献 ................................................................147 附表 ...................................................................15..摘要此次课程设计的内容是电骰子的设计与制作，这个电路要求按下开关后 LED 能从1-7 随机显示一个数。
在设计过程中，显示器采用的是七段共阴极数码管；译码部分采用集成芯片 74LS48；脉冲信号部分用 555 定时器连接成的多谐振荡器；控制部分用集成计数器 40192 和三输入与非门 74LS10 组合控制，也可以集成计数器 74LS161 和两输入与非门 74LS00 组合控制，再高频率计数的过程中无法分辨数字，可视为随机数关键词：脉冲 555 定时器 七进制计数器 随机数电骰子的设计与制作..1 任务目标1. 用一开关代替掷骰子; 2. 按下开关则 LED 从 1-7 随机显示一点数;3. 用七个 LED 显示点数2 设计思路2.1 系统框图本设计最关键的一是脉冲源的产生，二是循环方式的实现和控制，大致的系统框图如图 2-1 所示LED 显示驱动器计数器脉冲信号图 2-1 系统框图脉冲信号由 555 定时器连接成的多谐振荡器，计数器部分采用 74LS192 或 74LS161循环产生数字；驱动器采用 74LS48;显示器采用七个 LED 灯2.2 电路工作原理说明如图 2-2 所示，右侧部分是由 555 定时器构成的多谐振荡器产生的脉冲源，送到集成..计数器 40192 使其完成加计数，其输出通过数码管驱动器 74LS48 连接到数码管，将数字显示出来，当集成计数器 40192 计数到“7”时，将其三个高电平输出端通过一个三输入与非门 74LS10 反馈到集成计数器 40192 的异步置数端置“1”完成循环，由于脉冲源的频率较大，肉眼不能识别数码管上的数在不停得从 1 到 6 循环，因此可以认为数码管上显示的数是随机数。
图 2-2 40192 与 74LS10 组合控制的完整电路图..U174LS161NQA 14QB 13QC 12QD 11RCO 15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U274LS48NA7B1C2D6OA 13OD 10OE 9OF 15OC 11OB 12OG 14~LT3~RBI5~BI/RBO4A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIR2180 ? RPACK 7R32k?R42k?C24.7µFC110nFJ2AKey = B VCC5VLED1LED2LED3LED4LED5LED6LED7U2A74LS00n图 2-3 74LS161 与 74LS00 组合控制的完整电路图如图 2-3 所示，左侧部分也是由 555 定时器构成的多谐振荡器产生的脉冲源，送到集成计数器 74LS161 使其完成加计数，其输出通过驱动器 74LS48 连接到 LED 灯上，将点数显示出来，当集成计数器 74LS161 计数到“7”时，将其两个高电平输出端通过一个两输入与非门 74LS00 反馈到集成计数器 74LS161 的同步置数端置“1”完成循环，由于脉冲源的频率较大，肉眼不能识别数码管上的数在不停得从 1 到 7 循环，因此可以认为数码管上显示的数是随机数。
3 设计过程3.1 脉冲源由于要求骰子掷出后从 1-7 随机显示一个数，为了实现随机这个功能，脉冲的频率就应该尽可能的大，因为太大后数码管上将看不到数字在跳动，而是只能看到一个“7”本方案采用的脉冲频率大约为 24Hz，脉冲电路可以由 555 定时器连接多谐振荡器产生，由于所有的方案都采用一样的频率，所以后面的方案中没有脉冲产电路555定时器的内部结构和管脚图分别如图 3-1 和 3-2 所示图 3-1 555 定时器内部结构图 3-2 555 定时器管脚图如图 3-1 所示电路中，4 端输入低电平时，基本 RS 触发器置“0” ，三极管导通；4 端输入高电平时，基本 RS 触发器处于正常工作状态，其输出状态取决于 C1和 C2输出状态的组合当 Q 端输出高电平 3 输出低电平时，晶体管 T 截止；当 Q 端输出低电平 3 输出高电平时，晶体管 T 导通在 5 端开路或者未加基准电压，4 端外加高电平时，C1 和 C2运算放大器构成的电压比较器的基准电压分别为 2/3 Vcc 和 1/3 Vcc若 2 端的输入信号电压小于 1/3 Vcc，则 C2运算放大器构成的电压比较器输出电压很低，接近于零点几伏电压（定义为低电平） ，对基本 RS 触发器置“1” ；若 2 端输入信号电压大于 1/3 Vcc，则 C2运算..放大器的输出电压接近于电源电压（定义为该电平） 。
若 6 端的输入信号电压小于 2/3 Vcc，则 C1运算放大器构成的电压比较器输出电压接近于电源电压（定义为高电平） ；若 6 端的输入信号电压大于 2/3 Vcc，则其输出电压很低，接近于零点几伏电压（定义为低电平） ，对基本 RS 触发器置“0” 图 3-3 555 定时器产生 100Hz 脉冲电路当电路接通瞬间，C1 两端没有存储电荷两端的电压为零，555 定时器的 2 和 6 端输入电压为 0，即出现 6 端输入电压小于 2/3 Vcc，2 端的输入电压小于 1/3 Vcc 的情况，集成运算放大器的 C1输出高电平，C2 输出低电平，基本 RS 触发器置“1”工作状态，输出信号为高电平，使晶体管截止，电源 Vcc 经 R1，R2 和 C1到公共端对电容 C1充电这种情况一直维持到 C1的两端电压略超过 2/3 Vcc当 C1的两端电压略超过 2/3 Vcc 时，出现 6 端输入电压大于 2/3 Vcc，2 端输入电压大于 1/3 Vcc 的情况，集成运算放大器的 C1输出大低电平，C2 输出高电平，基本RS 触发器处于清零工作状态，输出信号为高电平，使晶体管导通，电容 C1经 C1、R2 和..晶体管 T 到公共端放电。
这种情况一直维持到 C1的两端电压略低于 1/3 Vcc此后又重新回到上述的充电过程，如此周而复始，形成振荡，产生矩形脉冲波输出电路的工作波形图如图 3-4 所示图 3-4 555 定时器构成多谐振荡器的工作波形充电所用时间，即脉冲维持时间：t1 =（R1 + R2）C1 ln2=0.7（R1 + R2）C1放电所用时间，即脉冲低电平时间：t2 = R2 C1 ln2=0.7 R2 C1所以，脉冲周期时间为t = t1 + t2 = 0.7（R1 + 2R2）C1将 C1、R1 和 R2的值代入算得t = 0.042s则脉冲频率为..f = 1/t = 23.8Hz3.2 控制电路3.2.1 74LS192 控制方法由于要产生从 1-7 的随机数，这就需要一个七进制计数器，这里我们采用集成芯片 74LS192 和 74LS16140192 集成芯片具有可逆计数功能，是十进制计数器40192集成计数器的管脚图如图 3-5图 3-5 40192 集成计数器的管脚图图中，RD 端是异步清零端，高电平有效；LD 输入端是异步预置数控制端，低电平有效；预置数数据输入端包括 D3、D2、D1 和 D0，D3 为最高端，D0 为最低端；CO 端是进位输出端，低电平有效；BO 端是借位输出端，低电平有效；计数结果从 Q3、Q2、Q1 和Q0端输出，Q3 为最高位，Q0 为最低位。
当计数脉冲从 CPU输入时，集成芯片实现加法计数过程，计数过程为 0000～1001→0000在这里我们采用加法计数实现七进制计数器，同时采用反馈“置数法” 即清零端接低电平，CPU 端接脉冲信号，CPD 端接高电平，预置数“1” （D3﹑D2﹑D1 端都接高电..平，D0 端接低电平） ，当其加计数到“7”时，我们应让它回到“1” ，重新开始新一轮的加计数，依次这样循环下去虽然计数器是从“1”到“7”循环计数，但由于计数器频率较大，肉眼不能识别，在我们看来就好像是从 1 到 7 随机取一个数计数这样当我们让计数暂停时就可以随机的得到 1 到 7 之间的任一个数，就好像一个电骰子一样由于 40192 的清零是异步的，因此我们应在 40192 输出“7”的时候反馈置“1” ，即 Q2﹑Q1﹑Q0 端都输出高电平，Q3 端输出低电平又因为预置数端 LD端在低电平时才能工作，因此需要一个三输入的与非门 74LS10 将 Q2﹑Q1﹑Q0 三个输出信号与非后送到置数端完成置数图 4-6 40192 与 74LS10 接线图3.2.2 74LS161 控制方法也可以用集成芯片 74LS161 完成控制电路，集成 74LS161 是 4 位二进制同步加法计数器，为 16 脚双列直插式标准封装，如图 4-8 所示。
图 3-7 74LS161 集成计数器的管脚图其中，RD 端为异步清零端，低电平有效；LD 输入端为同步预置数控制端，低电平有效；预置数数据输入端包括 D3、D2、D1 和 D0， D3为最高位，D0 为最低位；EP 和 ET为使能（高电平有效）输入端；进位输入端（高电平有效）C0=ETQ3Q2Q1Q0；计数结果从 Q3、Q2、Q1、 Q0等输出，Q3 为最高位，Q0 为最低位U174LS161NQA 14QB 13QC 12QD 11RCO 15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U2A74LS00NVCC5V图 3-8 7。
