基于PCI总线的塔康视频信号产生电路设计.docx

基于PCI总线的塔康视频信号产生电路设计PCI总线具有支持多种外围设备、独立于处理器、数据传输快等优点，已经应用于PC机， 工控机等多种场合，如数据采集卡，10控制卡、总线卡等都采用了 PCI总线结构在某综合 测试系统设计时，为提高系统集成化、模块化的要求，设计研制了基于PC19054的塔康(TACAN) 视频信号产生板卡1系统组成及设计要求该系统主要由电源、PCI接口、FPGA逻 辑、DSP、D/A转换等电路纽.成其中，电源电路 为整个电路板提供电源，PCI接口电路提供PC机和电路板进行信息交互的通道，FPGA负责 整个电路系统的逻辑，DSP电路负责桀个电路系统的数据运算，D/A转换电路将DSP产生 的包络数据转化为模拟信号塔康视频信号产生电路的系统结构如图1所示塔康视频信号产生电路的工作流稈为：PC通过PCI接口电路发送控制指令，FPGA通过 PCI9054器件接收控制指令并把指令信息传递DSP, DSP接收到指令信息屁产生相应操作, D / A转换电路将DSP产工的包络数据转化为模拟信号传递出来塔廉视频信号产生电路将 产生符合要求的正弦包络信号和基准信号其中，正弦包络信号主要包含15 Hz正弦包络信 号和 135 Hz 正弦包络信号，其函数式为：s(^)=/!<)+,4 声in(2")+/l2sin(9x2p/i) (1)式中，f=15Hz, A0为直流成分,Al、A2分别为15 Hz正弦包络和135 Hz正弦包络的幅度。

同 时，系统在产生15 Hz正弦包络时还可以产生主基准脉冲群，在产生135 Hz正弦包络时产生 辅助基准脉冲群通过基准脉冲群信号和正弦包络的正斜率过零点Z间的时间间隔在正弦包 络总时间中占有的比例关系，可确定方位信息结合某型塔康的测试需求，该系统的具体设计要求是：15 Hz和135 Hz正弦包络的信号深度 均可调，幅度调整的范伟嘟是0〜40%,最小调整问隔为1%： 15 Hz正弦包络和135Hz止弦 包络的幅度Z和在总包络的幅度所占大小不超过40%； 15 Hz正弦包络的相位在0〜359. 9° 内可调整,最小调整间隔是0・1°, 135 Hz正弦包络的相位在0〜39. 9内可调整,最小调 整间隔也是0・l°o2系统硬件电路设计2. 1电源电路电源电路的主要功能是为整个电路板系统提供电源电源电路从PCI插槽中取用3. 3VW5V 电源,通过电压转换器LDIII7S18和LDIII7S12可分别得到:1・8 V和：1. 2 V电压,供不同的器件使用2. 2 PCI接口电路PCI接口电路的主要功能是提供PC和塔康视频信号产生电路进行信息交互的通道选用PLX 公司的PCI9054器件，该器件符合PCI木地总线规范2. 2版，突发传输速率可达到132 MB /s,木地总线支持复用/非复用的32位地址/数据，支持主模式、从模式以及DMA传输方 式。

该器件可靠性高，易于开发，满足系统的要求PCI9054通过引导EEPROM进行配置,其与串行EEPROM(IDT70261)的接口电路如图2所示PCI9054提供4个引脚与串行IDT70261相连接,它们分别是EEDI, EEDO, EESK, EECS,对应 于IDT70261的DI, DO, SK, CS等4个引脚在上电复位 时,PCI9054会通过EEPROM中引导 并对寄存器进行恥置，完成命令控制和地址映射PCI9054局部总线的接口与DSP不完全兼容，需要通过FPGA实现数据的传输因此在FPGA 内部构建一个双口 RAM, PCI9054的局部 数据线LD[15.. 0]、局部地址线LA[14..O]与FPGA 直接相连，同时PCI9054的局部控制线也与FPGA直接相连，如图2所示2. 3 FPGA逻辑电路FPGA电路的功能是负责整个电路系统逻辑这里选用ALTERA公司的EP2C8器件，该器件 具有8 256个逻辑单元，内嵌36个M4K RAM块，报大支持128个用户10引脚资源，完全满足 设计需要EP2C8配置了2个下载口： JTAG调试接口和AS模式下载口，其中AS模式使用串 行 配置器件 EPC-S4 , 存储容量为 4 Mbit 。

图 2 PCI9054 H 电路2. 4DSP电路DSP电路是幣个电路系统的数据运算单元选用TI公司的TMS320VC5416型DSP,其内嵌128 Kxl6 bit的RAM和16 Kxl6 bit的ROM,以及]个40 bit的算术逻辑单元，其主频可达到160 MHz,满足设计需要DSP作为数据运算中心，需要将运算后的数据传递给FPGA,由FPGA进行相关操作因此， DSP的数据线A[15： 0]、地址线D[15： 0],其他控制线等与FPGA直接相连,同时DSP通过 JTAG 口下载程序DSP 接口 电路如图3所示FPGA EP2C8RST 〜DSPTBS320VC5416TMSJ TAGCLI :TCIINTO rTD1TQOINTI .EMIJOEMUIOTRB##TRST*WSTRB#T k/w.«PS・DS#.IS#・XF图3 DSP接口电路2. 5D/A转换电路D/A转换电路的功能是将DSP产生的包络数据转化为模拟信号选用ADI公司的12 bit并 行高速D/A转换髀AD9762,其最大数据刷新率为125 MS / s0 D/A转换电路如图4所示3系统软件设计3. 1FPGA功能实现FPGA开发采用Altera综合开发平台Quartus II 6. 0,利用VHDL语言开发了双口 RAM、总 线控制、地址译码、D/A转换器控制、脉冲序列产生、波道控制和询问信号检测等7个功能 模块，分别为：1）设计双口 RAM,用于实现PCI9054数据和DSP数据的交换：2）实现PCI9054 木地总线逻辑控制，例如：对双U RAM的读写逻辑；3）实现DSP的地址译码逻辑，根据不 同的指令选择不同的功能单元；4）实现D/A转换器的逻辑控制；5）产生脉冲序列。

根据需 要，可产生基准脉冲、填充脉冲、应答脉冲、随机脉冲，组成脉冲序列；6）实现波道控制和 衰减控制；7）实现对询问 信号的检测等FPGA内部逻辑如图5所示接PCI9054 农地总线 ■ g图5 FPCA内部逻辑图3. 2DSP程序设计DSP片上程序以CCS2. 0为开发平台，主要包括器件初始化程序、系统初始化程序、包络 数据（由15 Hz和135 Hz正弦信号组成）产生程序、INTO中断程序、INTI中断程序和定时器中 断程序其中，器件初始化程序完成片内外设的初始化（如锁相环时钟发生器参数的设置， 定时器参数的设置，可屏蔽中断的设置等）；系统初始化稈序完成整个系统的初始化（10地址 分配、全局变量的初始化设置和系统外设的初始化）；包络数据产生程序主要产生15 Hz正 弦数据表和135Hz正弦数据表两张函数表；INTO中断稈序完成接收PC指令：INTI中断主要 接收到询问信号示完成应答功能；定时器中断程序完成杏找函数表并通过计算产生包络数 据，启动D/A转换电路产生包络信号，同时产生脉冲选择信号，控制FPGA输出脉冲序列 DSP主程序流程如图6所示 塔康包络信号波形如图7所示开始J图6 DSP t程序流程3. 3 PCI驱动程序开发根据Windows提供的驱动程丿予模型,06 77s图7塔康包络信号波形I VC++6. 0和 DriverStudio 软件编写了 WDM 驱动程序。

该驱动程序对PCI9054起到内存映射和中断管理的作用驱动稈序安装后，应用稈序 对PCI卡的访问可通过调用WindowsAPI的函数CreateFile（）实现这样，对端口的操作最终 表现为对一个文件的操作4结论针对系统模块化的设计要求，开发了基于PCI9054的塔康视频信号产生板卡基于PCI总线 的塔康视频信号产生电路适用于多种工控机平台，通用性强，并且满足设计要求，实际使用 效果良好，因此具有良好的应用前景。