阶段性考核之一——组合逻辑电路设计实验.doc

阶段性考核之一：【平时成绩10分】组合逻辑部分设计型实验报告实验题目设计一种实现两个一位二进制数相加的全加器电路学生姓名邹运班 级电技122学 号0任课教师邢晓敏实验成绩完毕时间-11-30实验题目设计一种实现两个一位二进制数相加的全加器电路实验目的本次实验规定学生用多种方案分别设计一种实现两个一位二进制数相加的全加器电路其目的在于：1. 使学生进一步理解分立元件构成的组合逻辑电路设计过程；2. 通过实验手段，使学生加深对典型集成中规模组合逻辑电路——译码器和数据选择器实现逻辑函数这一知识点的理解3. 时初步锻炼学生的动手实践能力具体实验规定1. 用分立元件设计完毕该功能电路具体规定：（1） 试用2输入与非门芯片实现该电路；【规定指明所需芯片型号、功能和具体数量】（2） 试用至少个数的芯片实现该电路规定指明所需芯片型号、功能和具体数量】（3） 以上两方案只需用Multisim仿真软件仿真实现即可，无需到实验室进行实物搭接但在该实验报告中规定必须有完整的设计过程和仿真电路图2. 用3线-8线译码器7LS138设计完毕该功能电路规定指明所需芯片型号、功能和具体数量】3. 用双4选1数据选择器74LS153设计完毕该功能电路。

规定指明所需芯片型号、功能和具体数量】4. 以上1、2、3规定的实现方案规定都要用数码管来显示十进制的计算成果5. 上述2、3两种方案的实现既要有Multisim仿真实验过程，又规定到实验室进行实物搭接在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程6. 总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中收获、体会必须写！】设计过程一．用分立元件设计完毕两个一位二进制数全加器方案一：用2输入与非门实现1． 设计过程：根据输出函数中的异或关系，用四个与非门构成一种异或门再用异或门和与非门实现全加器的加和S与进位C（i）全加器逻辑体现式:与非-与非式 真值表如下： 00000001100101001101100101010111001111112． 所用器件： 74LS00N* 3 四2输入正与非门 3． 仿真实现过程：A．完毕异或运算的4个与非门的连接；B．全选复制粘贴形成第二个“异或门”，连接两个“异或门”实现求和运算；C．放置第9个与非门；D．放置74LS48与数码管，将运算成果与74LS48输入端连接，74LS48输出端与数码管连接；E．对的放置3个单刀双掷开关，完毕3个全加器输入端的连接；F．放置电源Vcc，分别与3个单刀双掷开关的一端连接，并与74LS48的所有使能端连接；G．放置数字地GND，分别与3个单刀双掷开关的另一端连接，并与74LS48的两个高位空输入端以及数码管公共端相连；H．进行电路仿真运算，对的显示运营成果。

方案二：用至少个数的芯片实现1． 设计过程： 真值表： AiBiCi-1SiCi000000011001010011011001010101110 0111111根据真值表得到全加器逻辑体现式：2． 所用器件：二输入异或门74LS86D*2二输入与非门74LS00D*23． 仿真实现过程：在操作过程中，我把输出端设立与真值表的变量相应：S=S , C=Y由于自身带有译码器的DCD_HEX数码管来显示输入有效高电平个数，因此可以验证接的与否对的最后，接线完毕后进行仿真运营，然后从运营成果中纠正错误的地方，实现对的仿真二．用3线-8线译码器74LS138设计完毕该功能电路【方案三】1． 设计过程：3线—8线译码器74LS138输出有效的是低电平将输出函数两次取反，即可得到与非与非式即输出的1247项和3567项通过与非门输出便得全加器的和S与进位C（i）.其真值表如下:00000001100101001101100101010111001111112． 所用器件： 74LS138D * 1 3线—8线译码器 74LS20D * 1 四输入与非门3． 仿真实现过程：G1高电平有效，接VCC。

G2低电平有效，接地译码器的输入端ABC依次接DSWPK_3三控制开关把译码器的所需的输出端接到相应的四线与非门上，DCD_HEX数码管来显示输入有效高电平个数最后，接线完毕后进行仿真运营，然后从运营成果当中纠正浮现错误的功能.三．用双4选1数据选择器74LS153设计完毕该功能电路【方案四】1． 设计过程：双四选一数据选择器中1Y可输出和S，2Y输出进位C（i）通过真值表，可判断出数据输入中输入函数为=m1C+m2+m3+m4CC1==m1C+m2C+m3 真值表如下： 00000001100101001101100101010111001111112． 所用器件：74LS153 双4-1线数据选择器 *1 74LS04 六反相器*13． 仿真实现过程：在过程中未发现并纠正错误，并且钱查不出来询问教师，，并重新学习74LS153 双4-1线数据选择器的有关知识，重新做出了仿真达到对的仿真实验心得刚接触届时，对自己没有信心，通过和某些懂的同窗，学长交流之后自己逐渐的走进其中，也开始越来越熟悉，并且顺手，从错误到对的经历了一种摸索道路我已经设计出了与非门全加器、至少门电路全加器、74LS138改全加器，74LS153改全加器，这让我收获诸多。

通过四种措施来设计全加器，从而更多的锻炼我的思维设计能力，并且最后我做到了，我觉得这对自己是一种较好的锻炼，也是值得肯定的地方在仿真实验中，我们也有许多需要引起注意，如芯片的选择与使用，这是我出过问题的地方同步还要较好的在此后的学习使用中自己一定会越来越纯熟越来越优秀 感谢这样的仿真练习附录1：方案一仿真电路图 附录2：方案二仿真电路图 附录3：方案三仿真电路图 附录4：方案四仿真电路图。