数字竟能抢答器.doc

数字竟能抢答器 系别：电子工程系班级：姓名：学号：指导教师：目 录第 一 节 引 言 31.1 数字抢答器的概述 31.2 设计任务与要求 41、基本要求 41.3 系统主要功能 5第 二 节 抢答器硬件设计 62.1 数字抢答器总体方框图 62.2 抢答器的工作流程 72.3 单元电路设计 7(1)抢答器电路 72.4 AT89C51的功能及简介 92.4.1 AT89C51单片机 92.4.2 AT89C51单片机的内部结构图 10第3 节 系统整体设计 113.1 硬件电路的设计 113.2总体原理图 123.3 定时电路 123.4报警电路 133.5 时序控制电路 143.6显示电路的设计 153.7 抢答器的发声设计 173.8抢答器原理 17第 四 节 系统的软件设计 194.1 系统主程序设计 194.2 中断服务程序设计 20第五节 调试及性能分析 22结束语 23参考文献 24附 录 251.程序图 252.抢答器功能说明 253.源程序 26总体原理图 38第 一 节 引 言单片机把我们带入了智能化的电子领域，许多繁琐的系统若由单片机进行设计，便能收到电路更简单、功能更齐全的良好效果。

若把经典的电子系统当作一个僵死的电子系统，那么智能化的现代电子系统则是一个具有“生命”的电子系统而随着技术的进步，单片机与串口通信的结合更多地应用到各个电子系统中已成一种趋势本设计就是基于单片机设计抢答系统，通过串口通信动态传输数据，使抢答系统有了更多更完善的功能单片机系统的硬件结构给予了抢答系统“身躯”，而单片机的应用程序赋予了其新的“生命”，使其在传统的抢答器面前具有电路简单、成本低、运行可靠等特色对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气选手们都站在同一个起跑线上，体现了公平公正的原则1.1 数字抢答器的概述 对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气选手们都站在同一个起跑线上，体现了公平公正的原则 本实验设计的数字抢答器由主体电路与扩展电路组成优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。

通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路经过布线、焊接、调试等工作后数字抢答器成形更具有实用性1.2 设计任务与要求1、基本要求（1）抢答器同时供6名选手或6个代表队比赛，分别用6个按钮S0 ~ S5表示2）设置一个系统清除和抢答控制开关S，该开关由主持人控制3） 抢答器具有锁存与显示功能即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右5）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止6）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00 优点：与普通抢答器相比，本作品有以下几方面优势: 1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。

2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权 3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答1.3 系统主要功能 其主要功能有：与普通抢答器相比，本作品有以下几方面优势： 1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则 2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答4、如果想调节抢答时间或答题时间,按"抢答时间调节"键或"答题时间调节" 键进入调节状态,此时会显示现在设定的抢答时间或回答时间值,如想加一秒按一下"加1s"键,如果想减一秒按一下"-1s"键，时间LED上会显示改变后的时间，调整范围为0s~99s, 0s时再减1s会跳到99，99s时再加1s会变到0s 5、主持人按"抢答开始"键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。

倒数时间到小于5s会每秒响一下提示音 6、如倒计时期间，主持人想停止倒计时可以随时按"停止"按键，系统会自动进入准备状态，等待主持人按"抢答开始"进入下次抢答计时 7、如果主持人未按"抢答开始"键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不停，直到按下"停止" 键为止 图0数字抢答器图第 二 节 抢答器硬件设计2.1 数字抢答器总体方框图如图11、1所示为总体方框图其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?quot;开始"状态，宣布"开始"抢答器工作。

定时器倒计时，扬声器给出声响提示选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关 图1数字抢答器框图 2.2 抢答器的工作流程 抢答器的工作流程分为系统复位、正常流程、违例流程等几部分，如图2-2所示，下面分别予以介绍2.3 单元电路设计 (1)抢答器电路 电路如图２所示该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效工作过程：开关S置于"清除"端时，RS触发器的 端均为０，４个触发器输出置０，使74LS148的 ＝０，使之处于工作状态当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"此外，1Ｑ＝１，使74LS148 ＝１，处于禁止状态，封锁其他按键的输入当按键松开即按下时，74LS148的 此时由于仍为１Ｑ＝１，使 ＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将Ｓ开关重新置?quot;清除"然后再进行下一轮抢答74LS148为８线－３线优先编码器，图3为其功能表 图２ 数字抢答器电路 图3 74LS148的功能真值表 2.4 AT89C51的功能及简介2.4.1 AT89C51单片机 AT89C51是一种低功耗、高性能的含有4KB闪速可编程电擦除只读存储器（FPEROM-Flash Programmable and Erasable Read Only Memoy）的8位COMS微控制器，使用高密度、非易失存储技术制造，并且与80S51指令系统和引脚完成兼容芯片上的FPEROM允许或采用通用的非易失存储编程器对程序存储器重复编程 （1）AT89C51的主要性能包括：AT89C51与MCS-51控制器系列产品兼容，片内有4K可重复编程闪速电擦除存储器（Flash Memory）,存储器可循环写入/擦除1000次；存储器数据保存时间可达10年；工作电压范围宽；Vcc可由2.7V到6V；全静态工作可由0HZ到16MHZ；程序存储器具有3级锁存保护；128*8位内部RAM；32条可编程I/O线；两个16位定时器/计数器；中断结构具有5个中断源和2个中断优先级；可编程全双工串行通信；空闲状态维持低功耗和掉电状态保存存储内容。

（2）FPEROM的编程：AT89C51的I/O口P0、P1、P2和P3除具有与80s51相同的一些性能和用途外，在 FPEROM 编程时，P0口接受代码字节 ，并在程序检验时输出代码字节，但在程序校验时需要外部上拉负载电阻，在FPEROM 编程和程序校验期间，P1口接收低位地址字节，P2口接收高位地址字节和一些控制信号，P3口也接收一些FPEROM编程和校验用的信号，此时ALE/PROG引脚是编程脉冲输入（PROG）端，在FPEROM编程器件，如果选择12V编程电压，那么EA/Vpp引脚也允许接受12V编程电压（Vpp）2.4.2 AT89C51单片机的内部结构图 AT89C51单片机内部由CPU 、4KB的FPEROM，128的RAM，两个16位的定时/计数器T0和T1,4个8位的I/O端P0、P1、P2、P3等组成单片微机内部最核心的部分是CPUCPU主要功能是产生各种控制信号，控制存储器、输入/输出端口的数据传输、数据的算术运算、逻辑运算以及位操作处理等，CPU按其功能可分为运算器和控制器两部分控制器由程序计数器PC、指令存储器、指令编码器、实时控制与条件转移逻辑电路等组成。

它的功能是对来自存储器中的指令进行译码，通过实时控制电路，在规定的时刻发出各种操作所需的内部和外部的控制信号，使各部分协调工作，完成指令所规定的操作运算器由算式逻辑器部件ALU、暂存器、程序状态字寄存器PSW，BCD码运算调整电路等组成 为了提高数据处理和位操作功能，片内增加了一个通用寄存器B和一些专用寄存器，还增加了位处理逻辑电路的功能其内部结构如图2-3所示第3 节 系统整体设计3.1 硬件电路的设计 为使硬件电路设计尽可能合理，在选取设计时应注意以下几方面： （1）尽可能采用功能强的芯片，以简化电路，功能强的芯片可以代替若干普通芯片，随着生产工艺的提高，新型芯片的价格不断下降，并不一定比若干普通芯片价格的总和高2）留有设计余地再设计硬件电路时，要考虑到将来修改扩展的方便3）程序空间，选有片内程序空间足够大的单片机，本设计采用AT89S51单片机4）RAM空间，AT89S51内部RAM不多，当要增强软件数据处理功能时，往往觉得。