《数字系统设计》实验指导书.doc

目 录第二章 实验项目 2实验一 熟悉MAXPLUSⅡ设计环境 2实验二 原理图输入设计8位加法器 9实验三 简单组合和时序电路VHDL设计 17实验四 含有控制信号的计数器VHDL设计 18实验五 数码显示电路的VHDL设计 19实验六 状态机设计ADC0809采样控制电路 21附录：实验系统目标板上EPF10K10LC84管脚图 24第二章 实验项目实验一 熟悉MAXPLUSⅡ设计环境（验证性实验）一、实验目的了解MAX+PLUSⅡ开发集成环境的输入编辑器、HDL综合器、仿真器、适配器和下载器，熟悉EDA设计流程二、实验内容熟悉MAXPLUSⅡ操作界面和基本操作步骤三、实验仪器与器材 GW48-CK实验箱和PC机四、实验基本原理MAX+plus II 界面友好，使用便捷，被誉为业界最易用易学的EDA软件MAX+plus II支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计MAX+plusII具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。

在适配之后，MAX+plusII生成供时序仿真用的EDIF、VHDL和Verilog三种不同格式的网表文件MAX+plusII支持主流的第三方EDA工具，如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和Model Technology等MAX+plusII支持除APEX20K系列之外的所有Altera FPGA/CPLD大规模逻辑器件 附图3-1 MAX+plusII的管理器窗口MAX+plusII的管理器窗口可以对MAX+plusII的所有功能进行管理和控制图3-2 MAX+plusII的图形编辑器MAX+plusII图形编辑器(Graphic Editor)是一个国标选取模式的程序,可快速建立简单或复杂的设计完成的文件格式为*. gdf，也可读入OrCAD*. sch附图3-3 MAX+plusII的HDL文本编辑器 MAX+plusII的HDL文本编辑器是很有弹性的工具，提供多种硬件描述语言的文字编辑与合成的环境其中包括有：1、 Altera Hardware Description Language (AHDL)2、 Very High Integrated Circuit Hardware Description Language (VHDL)3、 Verilog Hardware Description Language (Verilig HDL) 以AHDL语法编写的文件格式为*.tdf，以VHDL语法编写的文件格式则为*.vhd，而以Verilog HDL语法编写的文件格式则为*.v。

可以设计程序创建一个符号文件供图形编辑器使用附图3-4 MAX+plusII的波形编辑器MAX+plusII的波形编辑器是个可做多方面应用的编辑器：一方面可用来设计电路，其文件格式为*.wdf,另一方面则可以用来观察或输入仿真时的波形，文件格式为*.scf附图3-5 MAX+plusII的符号编辑器 MAX+plusII的符号编辑器可以用来观看一个逻辑电路的符号，也可以编辑或创建符号文件，文件的格式为*.sym可由电路图编辑器中选取符号文件以图形模式编辑附图3-6 MAX+plusII的编译器窗口 MAX+plusII的编译功能是将电路设计文件转换成编程下载用的输出文件，包括*.pof文件与*.sof文件编译成功后还会产生一些文件名相同但扩展名不同的文件，如*.cnf文件、*.rpt文件与*.snf文件设计的程序必须经过编译后才可以进行时序分析、仿真与下载附图3-7 MAX+plusII的主菜单 MAX+plusII的主菜单用于启动各种应用功能，并在各种应用功能间切换附图3-8 MAX+plusII的新建文件MAX+plusII的新建文件中包括4种类型，图形编辑文件（Graphic Editor file）、符号编辑文件（Symbol Editor file）、文本编辑文件（Text Editor file）和波形编辑文件（Waveform Editor file）。

附图3-9 MAX+plusII的仿真器界面MAX+plusII的仿真功能非常强大，能够测试显现出所设计电路的逻辑与时序，故利用此仿真功能可以验证电路的正确性，并可以找出错误的原因附图3-10 MAX+plusII的时序分析器界面MAX+plusII的时序分析功能可用来分析设计编译后合成的性质将电路设计文件转换成下载用的输出文件，例如*.pof文件与*.sof文件借助时间分析的功能可达到最佳的布局规划，从而加快所设计器件的的处理速度，时序分析器包括延时矩阵分析、建立和保持时间分析以及寄存器性能分析附图3-11 MAX+plusII的底层图编辑器界面MAX+plusII的底层图编辑器，也可以称为引脚平面编辑器，此功能可以如同在实际器件配线般的配置电路输入和输出引脚，也可观看和修改编译后计算机自动配线的结果另外，利用底层图编辑器可以很直观地进行器件管脚锁定在MAX+plusII的底层图编辑器视图上双击左键来改变一下观察模式，包含Device view和LAB view两种模式，同样可以在菜单下选择附图3-11为LAB view模式，附图3-12为Device view模式附图3-12 MAX+plusII的底层图编辑器Device view模式附图3-13 MAX+plusII的编程器界面MAX+plusII的编程器的功能是将电路设计文件转换后的输出文件，例如*.pof文件与*.sof文件，烧写至FLEX系列器件或下载至MAX系列器件，亦可用来检验与测试器件或转换烧写文件格式。

此功能必须配合硬件实验设备才能进行在器件编程时，首先应该安装软件狗和下载线，这时需要进行硬件设置备注：MAX+PLUSII在WIN2000/XP上的安装设置：在Windows98 上，MAX+PLUSII一旦安装完毕，经过设置即可使用下载功能在Windows2000上的安装，除了安装软件外，为使用ByteBlasterMV下载工功能，还必须安装硬件驱动(dirver)，以支持MAX+PLUSII对PC机并口的操作具体操作步骤如下：（1） 首先安装MAX+PLUSII（2） 选择（“开始”---“设置”---“控制面版”）（3） 双击“游戏选项”然后选择“添加”---“添加其它”---“从磁盘安装”命令，再单击“浏览”浏览驱动所在的目录：MAX+PLUSII的安装目录\dirvers\win2000;（4） 选择“WIN2000.inf”，单击“确定”；（5） 在“数字签名未找到”对话框中，选择“是”；（6） 在“选择一个设备驱动程序”窗口中，选择“Altera Bytblaster”，并单击“下一步”；（7） 在接下去的“数字签名未找到”对话框中，仍选择“是”；（8） 安装完成，依提示，重新启动计算机。

在WINXP/WINNT操作环境下，若要使用下载（DOWNLOAD）功能，同样要安装驱动，安装方法可参考在WINDOWS2000上的安装方法进行，在此不再赘述五、实验要求要求熟悉MAX+PLUSII设计环境并将MAX+PLUSII设计环境中功能模块介绍以及实验心得写进实验报告六、实验思考题结合MAX+PLUSII编译窗口中的7大模块理解EDA技术的设计流程实验二 原理图输入设计8位加法器（设计性实验）一、实验目的熟悉利用MAX+PLUSⅡ的原理图输入设计方法设计简单组合电路，掌握层次化设计方法，并通过8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程二、实验内容利用图形输入法设计一个一位半加器及全加器，再利用层次设计方法构成8位加法器三、实验仪器与器材 GW48-CK实验箱和PC机四、实验设计思路 加法器是数字系统中的基本逻辑器件例如，为了节省逻辑资源，减法器和硬件乘法器都可由加法器来构成宽位的加法器的设计是十分耗费硬件资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度两方面的问题对此，首先应选择较适合组合逻辑设计的器件作为最终的目标器件，如CPLD；其次在加法器的逻辑结构的设计上，在芯片资源的利用率和加法器的速度两方面权衡得失，探寻最佳选择，即选择最佳的并行进位最小加法单元的宽度。

显然，这种选择与目标器件的时延特性有直接关系多位加法器的构成有两种方式：并行进位和串行进位方式并行进位加法器设有并行进位产生逻辑，运算速度较快；串行进位方式是将全加器级联构成多位加法器并行进位加法器通常比串行级联加法器占用更多的资源，随着位数的增加，相同位数的并行加法器与串行加法器的资源占用差距快速增大一般，4位二进制并行加法器和串行级联加法器占用几乎相同的资源这样，多位数加法器由4位二进制并行加法器级联构成是较好的折中选择附图3-14 8位加法器硬件结构图设计重要提示：1、 首先应该建立好工作库目录，以作设计工程项目的工作库：例如设文件夹为：E:\Myproject ，以便将设计过程中的相关文件存储在此任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）注意，文件夹不能用中文2、将当前设计设定为工程：为了使Max+plusII能对输入的设计项目进行处理，在编译/综合设计文件之前，需要设置此文件为顶层文件，或称工程文件：Project，或者说将此项设计设置成工程：选择菜单“File”àProjectà“Set Project to Current File”，当前的设计工程即被指定。

也可以通过选“File”à“Project”à“Name”，在跳出的“Project Name”窗中指定E:\ Myproject下的设计文件为当前的工程设定后可以看见MAX+plusII主窗左上方的工程项目路径指向这个路径指向很重要！附图3-15 将当前设计设定为工程3、 选择VHDL文本编译版本号和排错选菜单“MAX+plus II”à“Compiler”菜单，选择如图3-16所示界面上方的“Interfaces”à“VHDL Netlist Reader Settings”，在弹出的窗口中选“VHDL’1993”附图3-16 设定VHDL编译版本号在按“START”键运行编译前，还需要作一件事，即在进入编辑窗，选择Processing项，选“Fitter Setting”，进入如图3-17的窗口，消去最上的“Use Quartus Fitter…”的勾最后按“START”键，运行编译器 附图3-17 消去“Use Quartus Fitter…”项注意，如果设计文件含有错误，在编译时会出现如图3-18所示的出错信息指示有时尽管只有1、2个小错，但却会出现大量的出错信息，确定。