组合逻辑电路的分析步骤ppt课件.ppt

4 组组合合逻辑电逻辑电路路4.1组组合合逻辑电逻辑电路的分析路的分析 4.2组组合合逻辑电逻辑电路的路的设计设计 4.3组组合合逻辑电逻辑电路中的路中的竞竞争和冒争和冒险险 4.4常用常用组组合合逻辑逻辑集成集成电电路路 4.5组组合可合可编编程程电电路路 4.6用用Verilog HDL描画描画组组合合逻辑电逻辑电路路 教学根本要求教学根本要求1. 熟熟练练掌握掌握组组合合逻辑电逻辑电路的分析方法和路的分析方法和设计设计方法方法 2. 掌握掌握编码编码器、器、译码译码器、数据器、数据选择选择器、数器、数值值比比较较器和器和加法器的加法器的逻辑逻辑功能及其运用；功能及其运用； 3. 学会学会阅读阅读MSI器件的功能表，并能根据器件的功能表，并能根据设计设计要求完要求完成成电电路的正确路的正确衔衔接 4. 了解可了解可编编程程逻辑逻辑器件的表示方法器件的表示方法,会用会用PLD实现实现 组组合合逻辑电逻辑电路路组合合逻辑电路的普通框路的普通框图Li = f (A1, A2 , …, An ) (i=1, 2, …, n)组合逻辑电路的定义与构造组合逻辑电路的定义与构造组合合逻辑电路：指路：指输出形状在任何出形状在任何时辰辰仅取决于同一取决于同一时辰辰的的输入形状，而与入形状，而与电路原来的形状无关的路原来的形状无关的逻辑电路。

路任任务特征特征: : 组合合逻辑电路任路任务特点特点: :在任何在任何时辰，辰，电路的路的输出出形状只取决于同一形状只取决于同一时辰的辰的输入形状而与入形状而与电路原来路原来的形状无关的形状无关构造特征构造特征: : 1 1、、输出、出、输入之入之间没有反响延没有反响延迟通路，通路， 2 2、不含、不含记忆单元元二、二、组合合逻辑电路的分析步路的分析步骤：： 4.1 组组合合逻辑电逻辑电路分析路分析1. 由由逻辑图逻辑图写出各写出各输输出端的出端的逻辑逻辑表达式；表达式；2. 化化简简和和变换逻辑变换逻辑表达式；表达式；3. 列出真列出真值值表；表；4. 根据真根据真值值表或表或逻辑逻辑表达式，表达式，经经分析最后确定其功能分析最后确定其功能 根据知根据知逻辑电逻辑电路，路，经经分析确定分析确定电电路的的路的的逻辑逻辑功能一、一、组合合逻辑电路分析路分析写写函函数数表表达达式式简化化函函数数式式真真值表表描描述述电路路功功能能已已知知组合合电路路公式法公式法图形法形法分析步分析步骤框框图逻辑图逻辑表达式表达式 1 1 最最简与或与或表达式表达式化化简 2 2 从从输入入到到输出出逐逐级写写出出最最简与或与或表达式表达式 3 真真值表表 3 4 电路的路的逻辑功能功能当当输入入A、、B、、C中有中有2个或个或3个个为1时，，输出出Y为1，否，否那么那么输出出Y为0。

所以所以这个个电路路实践上是践上是一种一种3人表决人表决用的用的组合合电路：路：只需有只需有2票或票或3票票赞同，表决同，表决就就经过 4  三、三、组组合合逻辑电逻辑电路的分析路的分析举举例例 例例1 分析如下分析如下图逻辑电路的功能路的功能〔〔1〕根据〕根据逻辑图写出写出输出函数的出函数的逻辑表达式表达式解：解：〔〔2〕〕 列写真列写真值表表 〔〔3〕确定〕确定逻辑功能：功能： 输输入入变变量的取量的取值值中有奇数中有奇数 个个1时时，，L为为1，否那么，否那么L为为0, 电电路路具有具有为为奇校奇校验验功能如要如要实现偶校偶校验，，电路路应做何改做何改动？？10010110 111011101001110010100000CBA00111100 例例2 2 试分析以下分析以下图所示所示组合合逻辑电路的路的逻辑功能解：解：〔〔1 1〕〕 根据根据逻辑电路写出各路写出各输出端的出端的逻辑表达式，并表达式，并进展化展化简和和变换 X = A〔〔2 2〕〕 列写真列写真值表表 真真值表表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010X = A 这这个个电电路路逻辑逻辑功能是功能是对输对输入的二入的二进进制制码码求反求反码码。

最高位最高位为为符号位，符号位，0表示表示正数，正数，1表示表示负负数，正数数，正数的反的反码码与原与原码码一一样样；；负负数数的数的数值值部分是在原部分是在原码码的根的根底上逐位求反底上逐位求反〔〔3〕确定〕确定电路路逻辑功能功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100111100010110101. 1. 逻辑笼统逻辑笼统：根据：根据实实践践逻辑问题逻辑问题的因果关系确定的因果关系确定输输入、入、输输出出变变量，并定量，并定义逻辑义逻辑形状的含形状的含义义；；2. 根据根据逻辑逻辑描画列出正确的真描画列出正确的真值值表；表；〔 〔设计设计关关键键〕 〕3. 由真由真值值表写出表写出逻辑逻辑表达式表达式;5. 画出画出逻辑图逻辑图4. 根据器件的根据器件的类类型型,简简化和化和变换逻辑变换逻辑表达式表达式;二、二、组合合逻辑电路的路的设计步步骤 一、一、组合合逻辑电路的路的设计 根据根据实践践逻辑问题，求出所要求，求出所要求逻辑功能的最功能的最简单逻辑电路。

路4.2 组合逻辑电路的设计组合逻辑电路的设计设计步步骤框框图列列真真值表表简化化函函数数式式画画逻辑图实际逻辑问题抽抽象象公式法公式法图形法形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求知知逻辑逻辑问题问题写出写出逻辑逻辑函数函数画出画出函数的函数的真值表真值表画出画出逻辑逻辑电路电路电路电路装配装配调试调试1. 组组合合逻辑电逻辑电路的路的设计设计是根据某一是根据某一详细逻辑问题详细逻辑问题的要求，的要求，得到得到实现这实现这一一逻辑逻辑功能的功能的“最最优优〞〞电电路2. 所所谓谓“最最优优〞的〞的逻辑设计逻辑设计，往往需求，往往需求综综合思索其目的合思索其目的3. 在用小在用小规规模集成模集成电电路路进进展展逻辑设计时逻辑设计时，追求的目的是，追求的目的是最少最少逻辑门逻辑门数和最少的器件种数和最少的器件种类类等，以到达最等，以到达最稳稳定、最定、最经济经济的目的4. 随着集成随着集成电电路消路消费费工工艺艺的不断成熟，直接用中、大的不断成熟，直接用中、大规规模集成模集成电电路来路来实现给实现给定定逻辑逻辑功能的数字功能的数字电电路已成路已成为为目前目前逻辑电逻辑电路路设计设计的新思想。

其的新思想其“最最优优〞〞设计设计的目的也的目的也转为转为追追求适宜的集成器件和集成求适宜的集成器件和集成块块数的减少数的减少三、组合逻辑电路的设计的意义三、组合逻辑电路的设计的意义例例1 1 某火车站有特快、直快和慢车三种类型的客运某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，列车等待进站的逻辑电路，3 3个指示灯一、二、三号个指示灯一、二、三号分别对应特快、直快和慢车列车的优先级别依次为分别对应特快、直快和慢车列车的优先级别依次为特快、直快和慢车，要求当特快列车恳求进站时，无特快、直快和慢车，要求当特快列车恳求进站时，无论其它两种列车能否恳求进站，论其它两种列车能否恳求进站，0 0号灯亮当特快没号灯亮当特快没有恳求，直快恳求进站时，无论慢车能否恳求，有恳求，直快恳求进站时，无论慢车能否恳求，1 1号号灯亮当特快和直快均没有恳求，而慢车有恳求时，灯亮当特快和直快均没有恳求，而慢车有恳求时，2 2号灯亮解：〔解：〔1〕〕 逻辑笼统逻辑笼统 设设 输输入信号入信号: I0: I0、、I1I1、、I2I2分分别为别为特快、直快和慢特快、直快和慢车车的的进进站站恳恳求信号，且有求信号，且有进进站站恳恳求求时为时为1 1，没有，没有恳恳求求时为时为0 0。

输输出信号出信号: L0: L0、、L1L1、、L2L2分分别为别为3 3个指示灯的形状，个指示灯的形状， 且灯亮且灯亮为为1 1，灯，灯灭为灭为0 0输 入入输 出出I0 I1 I2 L0 L1 L2 0000001××10001×010001001根据根据题意列出真意列出真值表表 〔〔2 2〕根据真〕根据真值表写出各表写出各输出出逻辑表达式表达式L0 = I0简化真值表简化真值表L0 = I0〔〔3〕根据要求将上式〕根据要求将上式变换为与非方式与非方式 〔〔4 4〕〕 根据输出逻辑表达式画出逻辑图根据输出逻辑表达式画出逻辑图例例2 2 设计一个将一个将8421BCD8421BCD码转换成余成余3BCD3BCD码的的码变换电路 输输入入 8421码码 输输出余出余3码码 B3 B2 B1 B0 E3 E2 E 1 E0〔〔2〕画卡〕画卡诺图解：〔解：〔1〕列真〕列真值表表 0 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 × × × ×11 1 0 1 1 × × × ×12 1 1 0 0 × × × ×13 1 1 0 1 × × × ×14 1 1 1 0 × × × ×15 1 1 1 1 × × × ×0100 01 11 10001110B1B0B3B211×××××1×11E E3 30100 01 11 10001110B1B0B3B2111×××××1×1E E2 20100 01 11 10001110B1B0B3B21111××××××1E E1 10100 01 11 10001110B1B0B3B21111××××××1E E0 0〔〔3 3〕求最〕求最简逻辑表达式表达式0100 01 11 10001110B1B0B3B2111×××××1×1E E2 20100 01 11 10001110B1B0B3B21111××××××1E E1 10100 01 11 10001110B1B0B3B21111××××××1E E0 0E E3 30100 01 11 10001110B1B0B3B211×××××1×11〔〔4〕〕电路路图化成与非化成与非逻辑表达式表达式8421BCD8421BCD码码余余3 3码码例例3 试设计一个码转换电路，将试设计一个码转换电路，将4位格雷码转换为自然位格雷码转换为自然二进二进 制码。

可以采用任何逻辑门电路来实现可以采用任何逻辑门电路来实现解：解：(1) 明确逻辑功能，列出真值表明确逻辑功能，列出真值表 设输入变量为设输入变量为G3、、G2、、G1、、G0为格雷码，输出变量为格雷码，输出变量B3、、B2、、B1和和B0为自然二进制码当输入格雷码按照从为自然二进制码当输入格雷码按照从0到到15递增排序时，可列出逻辑电路真值表递增排序时，可列出逻辑电路真值表0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 B3 B2 B1 B0 G3 G2 G1 G0 输输 出出 输输 入入 1 1 1 1 1 0 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 0 1 1 0 0 B3 B2 B1 B0 G3 G2 G1 G0 输输 出出 输输 入入 逻辑电路真值表逻辑电路真值表(2) 画出各输出函数的卡诺图，并化简和变换。

画出各输出函数的卡诺图，并化简和变换3 3 G B = = = = 2 B + + 2 G 3 G 2 G 3 G + + 2 G 3 G 1 B = = 1 G + + 2 G 3 G 1 G 2 G 3 G 1 G + + 2 G 3 G 1 G =( =( 2 G 3 G ) ) + + 2 G 3 G 1 G + + 2 G 3 G ) ) + + 2 G 3 G 1 G = = Å Å 3 G 2 G Å Å 1 G 0 B = = Å Å 3 G 2 G Å Å 1 G Å Å 0 G (3) 根据根据逻辑逻辑表达式，画出表达式，画出逻辑图逻辑图4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的缘由产生的竞争冒险的缘由4.3.2 竞争冒险的判别竞争冒险的判别 4.3.3 消去竞争冒险的方法消去竞争冒险的方法 竞争：争：冒冒险：：信号信号经由不同的途径到达某一会合点的由不同的途径到达某一会合点的时间有先有后有先有后由于由于竞争而引起争而引起电路路输出出发生瞬生瞬间错误( (干干扰脉冲〕景脉冲〕景象tpd4.3.1 产生的竞争冒险的缘由产生的竞争冒险的缘由在输出端产生尖峰干扰在输出端产生尖峰干扰代数法代数法当函数表达式可以化成：当函数表达式可以化成：即含有互即含有互补变量，量，A A变量量变化能化能够引起冒引起冒险。

卡卡诺图法法ABC0100011110 000 0 1 1 11如函数卡如函数卡诺图上有包上有包围圈相切，且相切圈相切，且相切处又无其又无其他圈包含，那么能他圈包含，那么能够有有险象4.3.2 竞竞争冒争冒险险的判的判别别 1. 1. 发现发现并消除互并消除互补变补变量量 A B C 1 & L B = C = 0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为 ) )( ( C A B A L + + + + = = 能能够出出现竞争冒争冒险A A F = = BC B A AC F + + + + = = 4.3.3 消去竞争冒险的方法消去竞争冒险的方法 2. 添加乘添加乘积项积项,防止互防止互补项补项相加相加 ， 当当A=B=1时，根据，根据逻辑表达式有表达式有C B AC L + = 当当A=B=1时C B AC L + = C B AC L + = + AB C C L + = AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 3. 输输出端并出端并联电联电容器容器 假假设逻辑电设逻辑电路在路在较较慢速度下任慢速度下任务务，，为为了消去了消去竞竞争冒争冒险险，，可以在可以在输输出端并出端并联联一一电电容器，致使容器，致使输输出波形上升沿和下降出波形上升沿和下降沿沿变变化比化比较缓较缓慢，可慢，可对对于很窄的于很窄的负负跳跳变变脉冲起到平波的作脉冲起到平波的作用。