时序逻辑电路课件.ppt

2.11 时序逻辑电路 结结构构模模型型 时序逻辑电路一个逻辑电路，它在任一时刻的输出状态不但与当时的一个逻辑电路，它在任一时刻的输出状态不但与当时的输入状态有关，而且还与电路之前的状态有关输入状态有关，而且还与电路之前的状态有关Input XOutput Z驱动信号W状态信号Q存储电路组合电路组合电路 目 录 锁存器和寄存器及其实验锁存器和寄存器及其实验 串入并出移位寄存器串入并出移位寄存器 8位数据输入与显示实验位数据输入与显示实验 •锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号锁存：把信号暂存以维持某种电平状态锁存：把信号暂存以维持某种电平状态 锁存器描述74HC373：：带三三态输出的并入并出八出的并入并出八D电平平触触发锁存器存器D[7:0] 输入数据线Q[7:0] 输出数据线LE锁存输入信号OE允许输出信号 八D锁存器74HC373 74HC373电路原理图 八D锁存器74HC373 三态门D锁存器OE = 1时，，8位位输出出Q0~Q7呈高阻状呈高阻状态；；OE = 0时，，锁存器存器L1~L8的的输出出出出现在在输出出Q0~Q7上。

上 八D锁存器74HC373 0/1LE = 1时，，锁存器打开，存器打开，锁存器的存器的输出随出随输入入变化；化；LE = 0时，，输入信号被入信号被锁存，存，之后之后锁存器的存器的输出不随出不随输入入变化 八D锁存器74HC373  八D锁存器74HC373 特性表输入输入内部内部锁存锁存输出输出Qn功能描述功能描述LEDn 1 × × × 高阻高阻 总线隔离总线隔离0 × 0 0 锁存锁存00 × 1 1 锁存锁存1 0 0 0 透明传输透明传输1 1 1 1 透明传输透明传输QLEDOE_高阻高阻透明传输透明传输锁存锁存透明传输透明传输锁存锁存 八D锁存器74HC373  关键知识点从存储数据的角度来看，74HC373是电平触发电路，如果输入数据的刷新可能出现在控制（使能）信号开始有效之后，则只能使用锁存器，它不能保证输出同时更新状态。

在实际的应用中，由于数据与CPU是独立变化的，当外部的数据进入CPU时，势必不能稳定地读入，唯一的办法就是通过“读”信号将数据以锁存状态读入，因此D锁存器常用于向CPU输入数据寄存器寄存器：数字系寄存器：数字系统中用来存中用来存储二二进制数据的制数据的逻辑部件；部件；–寄存器基本寄存器基本组成成单元元为“触触发器器”–1个触个触发器可存器可存储1位二位二进制数据制数据寄存器74HC374集成电路集成电路74HC374为为8通道通道上升沿触发锁存器上升沿触发锁存器–带三态输出的并入并出八带三态输出的并入并出八D触发器触发器(8位寄存器位寄存器)寄存器74HC374D[7:0] 输入数据线Q[7:0] 输出数据线CP时钟脉冲信号OE允许输出信号置置1置置0置置1置置1寄存器74HC374回回顾维持阻塞持阻塞D触触发器的器的时序序图：CPD_74HC374的基本的基本组成是成是维持阻塞持阻塞D触触发器寄存器74HC374三态门与三态门与74HC373相同相同CPDQCP为高或低时，不管输入如何，触发器输出保持原状态不变；为高或低时，不管输入如何，触发器输出保持原状态不变；CP上升沿到来时，触发器输出变为与输入上升沿到来时，触发器输出变为与输入D该时刻同样的状态。

该时刻同样的状态寄存器74HC374特性表特性表输入输入内部内部寄存寄存输出输出Qn功能描述功能描述CPDn 1 × × × 高阻高阻 总线隔离总线隔离× × 0 0 寄存寄存0× × 1 1 寄存寄存↑ 0 0 0 触发触发↑ 1 1 1 触发触发 关键知识点当数据来自于CPU内部时，在“写”信号的作用下，将数据读入寄存器，在输出端口输出数据与此同时，CPU的输出数据与写信号同步地连续不断地刷新寄存器，在输出端输出数据因此，使用D触发器的寄存器常用于CPU的数据输出各位数据在时钟脉冲的作用下同时读入、输出的方式，如：74HC373、74HC374 并行输入、输出方式 优 点 运行速度快、吞吐量大，常用于计算机的局部总线上，俗称并行总线，以实现数据的运算、存储和短距离通信 缺 点 线路复杂、成本高、不利于实现计算机之间的远距离通信 小结小结 从存储数据的角度来看，74HC373八D锁存器与74HC374八位寄存器具有类似的逻辑功能74HC373与 74HC374 区 别 74HC373是电平触发，74HC374是脉冲边沿触发 应用场合 两者有不同的应用场合，主要取决于控制信号与输入数据信号之间的时序关系，以及控制存储 数据的方式 小结 应用场合 如果输入数据的刷新可能出现在控制信号开始有效之后，则只能使用锁存器，它不能保证输出同时更新状态。

如果能确保输入数据的刷新在控制信号触发边沿出现之前稳定，或要求输出同时更新状态，则可选择寄存器 锁存器实验1 12 24 4连接顺序：连接顺序： 此电路中无：用并行排线将此电路中无：用并行排线将B3实验区实验区“与与74HC373输入端输入端D0~D7相连的相连的JP18单号插针单号插针”连接到连接到B1实验区实验区“与与LED（（D17~D24）相连的）相连的JP4双号插针双号插针”3 3 目 录 锁存器和寄存器及其实验锁存器和寄存器及其实验 串入并出移位寄存器串入并出移位寄存器 8位数据输入与显示实验位数据输入与显示实验 并行总线 & 串行总线并行总线并行总线运行速度快，运行速度快，数据吞吐量大数据吞吐量大线路复杂，线路复杂，成本高成本高串行总线串行总线运行速度慢，运行速度慢，数据吞吐量小数据吞吐量小线路简单，线路简单，成本低成本低在计算机系统中为了高效的实现计算机系统之间的远距离通信，且要使通在计算机系统中为了高效的实现计算机系统之间的远距离通信，且要使通信电路简单、可靠，则采用串行输入、并行输出的方式。

移位寄存器的作用就是信电路简单、可靠，则采用串行输入、并行输出的方式移位寄存器的作用就是实现并行输入、串行输出或串行输入、并行输出实现并行输入、串行输出或串行输入、并行输出8位串入并出移位寄存器74HC164串入并出移位寄存器串入并出移位寄存器–74HC164是一种常用的八位串入并出移位寄存器是一种常用的八位串入并出移位寄存器横队横队纵队纵队74HC164就是一个把就是一个把8位位“纵队纵队”数据变为数据变为8位位“横队横队”数据的寄存器数据的寄存器A/B数据串行输入端Q[7:0] 数据并行输出端CP时钟脉冲信号MR复位清0端74HC164逻辑符号CPMRDQ0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'74HC164把把8位位“串入串入”的数据变为的数据变为8位位“并出并出”的数据输出的数据输出CP输入入脉冲数脉冲数0 1 2 3 4 5 6 7 80 1 1 0 0 0 0 174HC164工作原理 74HC164特性表输入输入移位移位顺序顺序CP D*输出输出功能功能描述描述 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0清零清零 0 × ××1234567移位移位移位移位移位移位移位移位移位移位移位移位移位移位移位移位8特性表特性表11111111D7↑D7D7↑D6D6↑D5D5D6D7D1↑↑↑↑↑D3D0D4D2D4D4D4D4D4D3D3D2D3D2D1D3D2D1D0D7D7D7D6D6D5D5D6D6D5D7D7D5D5D6××××××××××××××××××××××××××××74HC164时序图 时序图时序图CP串行输入：串行输入：DQ0Q1Q2Q3Q4Q5Q6Q7101010234567811110100111101011110101110101101110111状态不定状态不定1最先输入的经过最先输入的经过8次移位到达次移位到达Q7串入并出串入并出 关键知识点①当MR=0时，移位寄存器异步清0；②当MR=1时，CP上升沿将加在D=A ·B端的二进制数据 依次送入移位寄存器中；③当MR=1时，CP下降沿将保持移位寄存器的状态不变。

带锁存的移位寄存器74HC595CPMRDQ0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'0 1 1 0 0 0 0 1STR 八八D锁锁存存器器CPMRDQ0'Q1'Q2'Q3'Q4'Q5'Q6'Q7' 移移位位寄寄存存器器带锁存的移位寄存器74HC595移位寄存器移位寄存器74HC164将将D触发器直接输出，移位过程的中间结果直接作用触发器直接输出，移位过程的中间结果直接作用在目标上，就有可能产生非正常效果，例如数码管的动态扫描在目标上，就有可能产生非正常效果，例如数码管的动态扫描74HC595图形符号 管脚功能管脚功能串行数据输入串行数据输入并行数据输出并行数据输出时钟脉冲输入时钟脉冲输入复位复位输出使能输出使能锁存使能锁存使能74HC595特性表特性表特性表锁存器输入锁存器输入输出输出Qn功能描述功能描述STRCP移位寄存器器输入移位寄存器器输入MRD1××××高阻高阻输出禁止输出禁止0××××QLn输出使能输出使能×↑××××将移位寄存器的输出将移位寄存器的输出Qn '锁存到锁存到QLn××0×××将移位寄存器的输出将移位寄存器的输出Qn '清零清零××1×↑×D→Q0' ，， Q0 ' ~Q6' → Q1 ' ~Q7' ×↑1×↑×D→Q0' ，， Q0 ' ~Q6' → Q1 ' ~Q7' 移位寄存器移位前输出移位寄存器移位前输出Qn'锁存到锁存到QLnCPDSTRMROEQ0Q1Q2Q3Q4Q5Q6Q7Q7’74HC595时序图 STR上升沿将移位寄存器上升沿将移位寄存器输出输出Qn’锁存到锁存到QLn不确定值不确定值STR上升沿将上升沿将Qn’=0锁锁存到存到QLn=0MR=1，，CP上升沿将上升沿将D中数据送中数据送入入Q0’，移位寄存器右移一位，移位寄存器右移一位MR=0，，Qn’清清0OE=1，，Qn输输出高阻出高阻 目 录 锁存器和寄存器及其实验锁存器和寄存器及其实验 串入并出移位寄存器串入并出移位寄存器 8位数据输入与显示实验位数据输入与显示实验 如何产生“上升沿↑”信号“上升沿上升沿↑”：数字电平：数字电平“由由0跳变为跳变为1”的那一瞬间所产生的信号。

的那一瞬间所产生的信号 S5 脉冲产生电路图脉冲产生电路图Vcc CP R51 3.3K“0”“1”理想效果理想效果“0”在实际应用中，必须在电路中在实际应用中，必须在电路中增加增加“按键消抖动电路按键消抖动电路”，才，才能产生稳定的输入信号能产生稳定的输入信号Vcc0V实际效果实际效果输入输入输出输出V1V2EY0B关系曲线关系曲线u 当当B由由0－－>V2时，， 输出出Y变为低低v 当当B由由V2－－>V1时，， 输出出Y变为高高w 回差回差电压：：V2-V1特点：特点： 抗干抗干扰能力很能力很强强，常用于波形整形、，常用于波形整形、变换………… 施密特反相器工作原理施密特反相器工作原理 输入输入电路符号电路符号输出输出Y最终输出最终输出刚释放时刚释放时出现抖动出现抖动刚按下时刚按下时出现抖动出现抖动+EKR110K 阻容消抖阻容消抖 单触点按键的无消抖电路单触点按键的无消抖电路 阻容消抖电路阻容消抖电路 Y C 0.1μFR2 100施密特施密特反相器反相器+E0VA:＋＋＋＋＋＋＋＋－－－－－－－－AB整形前阻容整形前阻容消抖输出消抖输出整形后阻容整形后阻容消抖输出消抖输出输出抖输出抖动波形动波形B:V2V1B:Y:按键断开：按键断开： 电容充满电，电容充满电，A A、、B B输出输出““1”1”，，Y Y输出输出““0”0”按键按下：按键按下： A A点为点为0V0V，，C C通过通过R2R2对地放电，对地放电，B B点电位缓慢下降，若出现抖动时，点电位缓慢下降，若出现抖动时，B B点也不点也不会立刻上升为会立刻上升为+E+E，而是缓慢上升。

此时，而是缓慢上升此时放电时间放电时间> >充电时间充电时间按键释放：按键释放： A A、、B B点电位上升，点电位上升，C C又开始充电且又开始充电且充电时间充电时间> >放电时间放电时间若出现抖动时，若出现抖动时，B B点也不会立刻下降到点也不会立刻下降到0V0V，而是缓慢上升到，而是缓慢上升到+E+E＋＋＋＋＋＋＋＋－－－－－－－－8位数据输入与显示电路原理 8位数据输入与显示实验电路位数据输入与显示实验电路 脉冲产生电路脉冲产生电路 数据产生电路数据产生电路 延迟作用延迟作用 8位数据输入与显示电路原理1 无键按下时 1 1 0 0 0 0 数据输入端AB与时钟脉冲信号输入端CP都为08位数据输入与显示电路原理1 无键按下 2 S5（0键）按下 0 1 0 111111110 8位数据输入与显示电路原理1 无键按下 2 S5（0键）按下 0 1 0 0 0 0 11111111CP端得到一个高电平脉冲信号，AB端数据0传送到输出端，Q7~Q0全部左移一位产生数据08位数据输入与显示电路原理1 无键按下 2 S5（0键）按下 1 0 000000003 S6（1键）按下 8位数据输入与显示电路原理1 无键按下 2 S5（0键）按下 1 0 3 S6（1键）按下 0 1 1 00000000产生数据18位数据输入与显示实验原理 74HC125禁止工作74HC125允许工作8位数据输入与显示实验步骤 8位数据输入与显示实验电路位数据输入与显示实验电路 1 12 23 3连接顺序：连接顺序：实验步骤：动画演示 。