画出图P42由或非门组成的基本RS触发器输出端Q.doc

[题 4.1] 画出图 P4.2 由或非或非门组成的基本 RS 触发器输出端 Q、的电压波形，输入端QSD、RD的电压波形如图中所示答案： 见图 A4.2[题 4.2] 在图 P4.5 电路中，若 CP、S、R 电压波形如图中所示，试画出 Q、端与之Q对应的电压波形假定触发器的初始状态为 Q=0答案 见图 A45[题 4.3] 若主从结构 RS 触发器的 CP、S、R、各输入端的电压波形如图 P4.8 所示，DR，试画出 Q、端对应的电压波形1DSQ答案： 见图 A4.8[题 4.4] 已知主从结构 JK 触发器 J、K 和 CP 的电压波形如图 P4.9 所示，试画出 Q、端对应的电压波形设触发器的初始状态为 Q=0Q答案： 见图 A4.9[题 4.5] 已知维持阻塞结构 D 触发器各输入端的电压波形如图 P4.11 所示，试画出Q、端对应的电压波形Q答案： 见图 A4.11[题 4.6] 设图 P4.13 中各触发器的初始状态皆为 Q=0，试画出在 CP 信号连续作用下各 触发器输出端的电压波形答案： 见图 A4.13[题 4.7] 试画出图 P4.20 电路输出端 Y、Z 的电压波形。

输入信号 A 和 CP 的电压波形 如图中所示设触发器的初始状态均为 Q=0答案： 见图 A4.20[题 4.8] 试画出图 P4.22 电路在一系列 CP 信号作用下 Q1、Q2、Q3的输出电压波形 触发器均为边沿触发结构，初始状态均为 Q=0答案： 见图 A4.22试题试题 4-9】】 JK 触发器，时钟波形 CP 及输入控制 J，K 波形如图 4-9 所示试分别画出主 从型 JK 触发器和负边沿 JK 触发器输出端 Q 的电压波形，设触发器的初始状态为零图图 4-9 【【解题方法指导解题方法指导】】 触发器时序图绘制要领 绘制触发器的时序图时要特别注意：触发器中有边沿触发器和非边沿触发器之分对 于边沿触发器，如 TTL 维持-阻塞 D 触发器和 CMOS 主从 JK 触发器等，其次态仅仅取决 于 CP 脉冲到达时刻的输入状态对于非边沿触发器，如 TTL 主从 JK 触发器，其次态与 整个 CP=1 期间的输入状态有关，存在着“一次变化”现象此时，绘制时序图的要领可 归纳如下： 在触发器的动作沿，如果仅根据当时输入状态值，次态应保持 0 状态时，则在 CP=1 期间有 J 信号中的正向脉冲干扰（置 1）会引起错误，而 K 信号中出现的干扰则无妨；如 果次态应保持 1 状态，则 CP=1 期间 K 中的正向脉冲干扰（置 0）会引起错误，而 J 信号 中的正向脉冲干扰则无妨。

本题主要考点：JK 触发器的功能表和 TTL 主从 JK 触发器的“一次变化”现象，其中 “一次变化”现象是重点和难点 解答解答 主从 JK 触发器的输出波形 Q 如图 4-10 所示图图 4-10 说明如下： （1）主从 JK 触发器的输出波形 Q主从 1．t=t1时，J=K=0，触发器应保持原初始状态 0 不变，但在 t=t0前 J=1，所以触发器翻转为 1 状态（一次变化效应） 2．t=t3时，J=K=1，触发器状态翻转，Q主从变为 0 状态 3．t=t5时，J=0，K=1，触发器应当清 0（即保持原状态 0 不变） ，但在 t=t4前 J=1，所以触CPJKQ主从Q负边沿CPJKQ主从Q负边沿t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10t11t12发器在 t=t5时翻转为 1 状态（一次变化效应） 4．t=t7时，J=1，K=0，触发器翻转为 1 状态 5．t=t9时，J=0，K=0，触发器应保持原状态 1 不变，但在时 t=t8时 K 变为 1 状态，所以触 发器在 t=t9时翻转为 0 状态（一次变化效应） 。

6．t=t12时，J=0，K=0，触发器应保持原状态 0 不变，但在 CP=1 期间 J 曾为 1 状态，所以 触发器在 t=t12时翻转为 1 状态（一次变化效应） 所以主从 JK 触发器的输出波形 Q主从如图 4-20 所示 （2）边沿 JK 触发器的输出波形 Q负边沿 1．t=t1时，J=K=0，触发器状态保持，Q负边沿继续为 0 状态 2．t=t3时，J=K=1，触发器状态翻转（即计数状态） ，故 Q负边沿变为 1 状态 3．t=t5时，J=0，K=1，触发器清 0，故 Q负边沿变为 0 状态 4．t=t7时，J=1，K=0，触发器置 1，故 Q负边沿变为 1 状态 5．t=t9时，J=K=0，触发器状态保持，故 Q负边沿继续保持为 1 状态 6．t=t12时，J=K=0，触发器状态保持，Q负边沿继续为 1 状态 所以边沿 JK 触发器的输出波形 Q负边沿Q 如图 4-20 所示 【【试题试题 4-11】】 电路如图 4-12 所示，试求： （1）各触发器的特征方程； （2）对应图示的输入信号，分别画出各个触发器输出端 Q 端的波形图图 4-12 【【解题指导解题指导】】 图中触发器均为主从型触发器，主从触发器是为了满足实际应用的要求，即触发器在 每个 CP 脉冲作用期间，状态只能变换一次而采用的一种有效结构。

这种结构的触发器， 当有置位、复位信号作用时，触发器输出状态即被直接置 0 或置 1在没有置位、复位信 号作用时，输出状态转换则由 CP 信号和激励信号控制当 CP 信号上升沿到来时（以及 CP=1 期间） ，主触发器对激励信号采样使其输出状态根据激励而变化，从触发器关闭保持 原状态不变而当 CP 下降沿到来时，主触发器关闭，从触发器打开，根据主触发器的采 样输出进行输出状态转换 所以，主从 RS 触发器的激励信号应该超前于 CP 下降沿才能有效对于其中的主从 JK 触发器，在 CP=1 期间，若信号多次变化，还要考虑“一次变化”问题 由于三个电路都没有输出到输入的反馈线，只要掌握各触发器的基本逻辑功能，就能C11S1RSRQ1QCPRDABC11J1KSRQ2QCPRDACC11J1KSRQ3QCP 1CRDCPRDABC写出其状态方程画触发器输出波形图可以按如下口诀进行：直接置位最优先（这里有直接置 0 端为 0 的一段信号，将触发器初态复位为“0” ） ；CP 决定何时变（本例的触发DR 器是主从型的，在 CP=1 期间接受信号，CP 的下降沿触发） ；根据激励定输出（CP 下降沿 到来时，触发器到底翻转为何种状态决定于激励信号，由触发器的真值表决定） 。

依据这个 原则，就可正确地画出触发器输出端的波形 本例涉及两种主从结构的触发器的动作特点因为 RS 触发器对 R、S 的取值附有约束 条件，即 R、S 不能同时为 1，否则可能出现触发器状态不定的情况而 JK 触发器其 J、K 取值不受任何约束，因此更具工程实用价值 【【解答解答】】图图 4-13（1）状态方程：图（a）Qn+1=S+Qn，R S=0 (约束条件，即 RS 不能同时为 1)；R图 (b) nn1nQKQJQ图(c) Qn+1=D（JK 触发器转换为 D 触发器） （2）本例(a)、(b)、(c)三个电路的输出波形分别画出为 Q1、Q2、Q3如图 4-13 所示同时 应注意主从 JK 触发器在 CP=1 期间若信号多次变化，输出要用“一次变化”的规律判断 若为 CMOS 主从 JK 触发器则不存在“一次变化”问题，只要看 CP 由 1↘0 跳变前瞬时的 激励信号，即有效跳变沿前一瞬间的激励信号作为确定输出的依据试题试题 4-12】】触发器组成图 4-14 所示电路图中 FF1为维持-阻塞 D 触发器，FF2分别为边 沿 JK 触发器和主从 JK 触发器(图中未画出)，试画出在时钟 CP 作用下，Q1、Q2的波形。

图图 4-14 【【解题指导解题指导】】 这是一个两个或多个触发器波形的画法问题，FF1为维持-阻塞 D 触发器,其状态在 CP信号上升沿转换，连到 D1端，即构成计数型触发器要注意的是前级触发器的输出是1Q后级的某个控制输入，因此后级触发器的输出波形须根据前级的输出波形来画同时题中 已指明 FF2分别为边沿 JK 触发器和主从 JK 触发器，负边沿 JK 触发器状态在 CP 信号下降CPRDABC Q1Q2Q3C11DQ1CPFF1C11JQ2FF21K沿转换它的次态仅取决于 CP 信号边沿到达时刻激励信号的取值而在此时刻之前或之 后激励信号的变化，对触发器的状态没有影响因此，抗干扰能力强，工作可靠主从 JK 触发器，状态转换须分两步进行，当 CP 上升沿到来时，在 CP=1 期间对激励信号 J、K 进 行采样；而当 CP 下降沿到来时状态进行转换为了可靠工作，要求在 CP=1 的期间 J、K 信号不能发生变化否则将使触发器受干扰而产生误动作这就提醒我们当 FF2是主从 JK 触发器的话，画 Q2波形时须考虑存在一次变化问题，认真判断这些干扰的影响，而 FF2为 边沿 JK 触发器则只要考虑 CP 下跳沿时的激励信号即可。

【【解答解答】】由电路图可知，FF1的 D=，故 FF1为 T’触发器而 FF2的 J=K，故 FF2相当于 T1Q触发器 由 T’触发器的特性可知，Q1将随 CP 的↑沿而翻转；由 T 触发器的特性可知，Q2状 态是否改变与 Q1状态有关若 Q1=1，Q2在 CP↓处翻转，而当 Q1=0 时，Q2状态维持不变当 FF2为边沿 J-K 触发器时，Q1、Q2（设 Q1、Q2初态均为 0）和 CP 的波形见图 4- 15（a） 图中 Q1状态在 CP↑跳处翻转，Q2状态仅在 Q1=1 情况下且有 CP↓跳处翻转 当 FF2为主从 J-K 触发器时，Q1、Q2和 CP 的波形见图 4-15(b)Q1状态和图(a)相同 Q2状态由 1 变 0 出现在 CP2，CP4，CP6，CP8的↓跳处，而不象图(a)中出现在 CP3，CP7的 ↓跳处其理由是主从 J-K 触发器存在一次变化问题当 CP2↑跳到达时，Q1=1 不会马上 回 0，而是要经过一个 D 触发器的延迟时间（约为 2—3 个门的 tpd） ，在这段时间内 JK 触发器的 K 端为 1，因此主触发器接收 K=1 的信号而使主触发器的 Q’=0，’=1，尽管QK 端为 1 的信号只保留短暂的瞬间便很快回到 0，但主触发器的状态不再发生变化，因而 在 CP2↓跳到达时，电路状态 Qn+1也由 1 变 0。

CP4，CP6，CP8的情况和 CP2相同a) (b) 图图 4-15 【【试题试题 4-13】】已知维持-阻塞 D 触发器组成的电路及 CP、A 的波形如图 4-16(a)、(b)所示， 设触发器初态均为 0试画出输出端 Q1、Q2的波形a)(b) 图图 4-16 【【解题指导解题指导】】CP 1 2 3 4 5 6 7 8Q1Q2CP 1 2 3 4 5 6 7 8Q1Q2C11DQ1FF1A C11DQ2CPRFF2CPA本例给定的电路，由两个维持-阻塞型 D 触发器构成第一个触发器 D1=，接成计1Q数工作方式时钟信号即是输入信号 A，当 A 信号上升沿到来时，触发器状态转换并由第二个触发器的生成复位信号，一旦第二个触发器由 0 态转换为 1 态，则其端有 12Q2Q变到 0，随之即对第一个触发器复位第二个触发器在给定的 CP 信号上升沿到来时进行状 态转换，激励信号 D2=Q1 本例电路中两个触发器相互关联，第一个触发器输出提供第二个触发器激励信号，第 二个触发器输出提供第一个触发器复位信号。

因此，在画 Q1、Q2的电压波形时，必须把两 个触发器合。