计算机原理实验一 运算器实验 操作步骤.doc

1.1 基本运算器实验基本运算器实验表表 1-1-1 运算器逻辑功能表运算器逻辑功能表运算类型运算类型S3 S2 S1 S0 CN功功 能能0000XF=A（直通） 0001XF=B（直通） 0010XF=AB （FZ）0011XF=A+B （FZ）逻辑运算0100XF=/A （FZ）0101XF=A 不带进位循环右移 B（取低 3 位）位 （FZ）0F=A 逻辑右移一位 （FZ）01101F=A 带进位循环右移一位 （FC，FZ）0F=A 逻辑左移一位 （FZ）移位运算01111F=A 带进位循环左移一位 （FC，FZ）1000X置 FC=CN （FC）1001XF=A 加 B （FC，FZ）1010XF=A 加 B 加 FC （FC，FZ）1011XF=A 减 B （FC，FZ）1100XF=A 减 1 （FC，FZ）1101XF=A 加 1 （FC，FZ）1110X（保留）算术运算1111X（保留）*表中“X”为任意态，下同1.1.4 实验步骤实验步骤(1) 按图 1-1-5 连接实验电路，并检查无误。

图中将用户需要连接的信号用圆圈标明（其它 实验相同） ALU®单元ALU_BS3 ...S0CnLDA LDBIN7 ... IN0CON 单元ALU_BS3 ...S0CnLDA LDBSD27 ... SD 20. .. .. .. .. .. .时序与操作台单元控制总线单元 TS3 TS4T3 T4D7 ... D0OUT7 ...OUT0. .. .. .D7 ... DO. .. .. .CPU内总线单元CLK030HZ图图 1-1-5 实验接线图实验接线图(2) 将时序与操作台单元的开关 KK2 置为‘单拍’档,开关 KK1、KK3 置为‘运行’档 (3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除然后按动 CON 单元的 CLR 按钮，将运算器的 A、B 和 FC、FZ 清零 (4) 用输入开关向暂存器 A 置数 ① 拨动 CON 单元的 SD27…SD20 数据开关，形成二进制数 01100101（或其它数值） ， 数据显示亮为‘1’ ，灭为‘0’ ② 置 LDA=1，LDB=0，连续按动时序单元的 ST 按钮，产生一个 T4 上沿，则将二进制 数 01100101 置入暂存器 A 中，暂存器 A 的值通过 ALU 单元的 A7…A0 八位 LED 灯显示。

5) 用输入开关向暂存器 B 置数① 拨动 CON 单元的 SD27…SD20 数据开关，形成二进制数 10100111（或其它数值） ② 置 LDA=0，LDB=1，连续按动时序单元的 ST 按钮，产生一个 T4 上沿，则将二进制 数 10100111 置入暂存器 B 中，暂存器 B 的值通过 ALU 单元的 B7…B0 八位 LED 灯显示 (6) 改变运算器的功能设置，观察运算器的输出置 ALU_B=0、LDA=0、LDB=0，然后按 表 1-1-1 置 S3、S2、S1、S0 和 Cn 的数值，并观察数据总线 LED 显示灯显示的结果如置 S3、S2、S1、S0 为 0010，运算器作逻辑与运算，置 S3、S2、S1、S0 为 1001，运算器作 加法运算 如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果（软件使 用说明请看附录一） ，方法是：打开软件，选择联机软件的“【实验】—【运算器实验】 ” ， 打开运算器实验的数据通路图，如图 1-1-6 所示进行上面的手动操作，每按动一次 ST 按 钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】 —【单节拍】 ” ，其作用相当于将时序单元的状态开关 KK2 置为‘单拍’档后按动了一次 ST 按钮，数据通路图也会反映当前运算器所做的操作。

重复上述操作，并完成表 1-1-2然后改变 A、B 的值，验证 FC、FZ 的锁存功能图图 1-1-6 数据通路图数据通路图表表 1-1-2 运算结果表运算结果表运算类型运算类型ABS3 S2 S1 S0 CN结果结果65A70 0 0 0XF=( 65 ) FC=( ) FZ=( )65A70 0 0 1XF=( A7 ) FC=( ) FZ=( )0 0 1 0XF=( ) FC=( ) FZ=( )， F=AB0 0 1 1XF=( ) FC=( ) FZ=( )，F=A+B逻辑运算0 1 0 0XF=( ) FC=( ) FZ=( )，F=/A0 1 0 1XF=( ) FC=( ) FZ=( )0F=( ) FC=( ) FZ=( )0 1 1 0 1F=( ) FC=( ) FZ=( )0F=( ) FC=( ) FZ=( )移位运算0 1 1 1 1F=( ) FC=( ) FZ=( )1 0 0 0XF=( ) FC=( ) FZ=( )1 0 0 1XF=( ) FC=( ) FZ=( )1 0 1 0（FC=0）XF=( ) FC=( ) FZ=( )1 0 1 0（FC=1）XF=( ) FC=( ) FZ=( )1 0 1 1XF=( ) FC=( ) FZ=( )1 1 0 0XF=( ) FC=( ) FZ=( )算术运算1 1 0 1XF=( ) FC=( ) FZ=( )1.2 超前进位加法器设计实验超前进位加法器设计实验1.2.4 实验步骤实验步骤(1) 根据上述加法器的逻辑原理使用 Quartus II 软件编辑相应的电路原理图并进行编译， 其在 EPM1270 芯片中对应的引脚如图 1-2-7 所示，框外文字表示 I/O 号，框内文 字表示该引脚的含义（本实验例程见‘安装路径\Cpld\Adder\Adder.qpf’工程） 。

EPM1270CiD25CoA23D09...D16A7...A0D17...D24B7...B0A01...A08S7...S0图图 1-2-7 引脚分配图引脚分配图(2) 关闭实验系统电源，按图 1-2-8 连接实验电路，图中将用户需要连接的信号用圆圈 标明CPLD单元 D25CON单元K7D17...D24. .. .. .D09...D16. .. .. .VCCGND扩展单元SD07...SD00SD17...SD10L7 ... L0A01...A08VCCGNDA23L8. .. .. .. .. .. .(Cn)图图 1-2-8 实验接线图实验接线图(3) 打开实验系统电源，将生成的 POF 文件下载到 EPM1270 中去 (4) 以 CON 单元中的 SD17…SD10 八个二进制开关为被加数 A，SD07…SD00 八个二 进制开关为加数 B，K7 用来模拟来自低位的进位信号，相加的结果在 CPLD 单元的 L7…L0 八个 LED 灯显示，相加后向高位的进位用 CPLD 单元的 L8 灯显示给 A 和 B 置 不同的数，观察相加的结果1.3 阵列乘法器设计实验阵列乘法器设计实验 s1.3.4 实验步骤实验步骤(1) 根据上述阵列乘法器的原理，使用 Quartus II 软件编辑相应的电路原理图并进行编 译，其在 EPM1270 芯片中对应的引脚如图 1-3-2 所示，框外文字表示 I/O 号，框内文字表 示该引脚的含义（本实验例程见‘安装路径\Cpld \Multiply\Multiply.qpf’工程） 。

EPM1270D13...D16A3...A0D21...D24B3...B0A01...A08P7...P0图图 1-3-2 引脚分配图引脚分配图(2) 关闭实验系统电源，按图 1-3-3 连接实验电路，图中将用户需要连接的信号用圆圈 标明 (3) 打开实验系统电源，将生成的 POF 文件下载到 EPM1270 中去，CPLD 单元介绍见 实验 1.2CPLD单元CON单元D21...D24. .. .. .D13...D16. .. .. .VCCGND扩展单元SD03...SD00SD13...SD10L7 ... L0A01...A08VCCGND. .. .. . . .. .. .图图 1-3-3 阵列乘法器实验接线图阵列乘法器实验接线图(4) 以 CON 单元中的 SD10…SD13 四个二进制开关为乘数 A，SD14…SD17 四个二进 制开关为被乘数 B，而相乘的结果在 CPLD 单元的 L7…L0 八个 LED 灯显示给 A 和 B 置不同的数，观察相乘的结果。