集成电路版图设计项目教程 项目4 数字单元版图设计.ppt

Add your company slogan ” 集成集成电路版路版图设计项目教程目教程 2022/3/30与非门/或非门电路与版图一一复合逻辑门的版图设计二二与或非门/或与非门电路与版图三三传输门电路与版图四四2022/3/30项目4 数字单元版图设计异或门/同或门电路与版图五五触发器电路与版图六六标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八项目4 数字单元版图设计2022/3/30（1）与非门电路图n右图是一个两输入与非门(NAND)的电路图，两个NMOS晶体管是串联关系，两个PMOS晶体管是并联关系n在设计版图的时候，首先要把电路中所有连接在一起的串联NMOS晶体管和并联PMOS晶体管的版图分别设计出来；n然后根据电路图的连接关系，将NMOS晶体管和PMOS晶体管的版图进行连接，最后得到的两输入与非门的版图任务4.1与非门/或非门电路与版图2022/3/30项目4 数字单元版图设计任务4.1与非门/或非门电路与版图（2）或非门电路图n两输入或非门(NOR)的电路图如右图所示，观察并比较与非门和或非门的电路结构图可以发现，NMOS晶体管和PMOS晶体管的连接正好相反，在两输入或非门中，NMOS晶体管成并联关系，PMOS晶体管成串联关系，二者的版图也存在着相似性。

n先设计两个串联的PMOS晶体管和两个并联的NMOS晶体管，然后再通过金属线将两部分连接起来，最后得到的或非门版图与或非门/或与非门电路与版图三三传输门电路与版图四四2022/3/30项目4 数字单元版图设计异或门/同或门电路与版图五五触发器电路与版图六六标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八二二复合逻辑门的版图设计与非门/或非门电路与版图一一2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计（1）MOS管复联nMOS管的复联是比串联和并联更复杂的联结，包括先串后并和先并后串n图示左是一个MOS管与或复联电路n它的PMOS电路网络是先串联再并联，只要掌握它们之间节点的相互关系，版图就可以画出来的n图示右是这个的PMOS网络与或复联简易版图2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计（1）MOS管复联nMOS管的复联是比串联和并联更复杂的联结，包括先串后并和先并后串n图示左是一个MOS管或与复联电路n它的PMOS电路网络是先并联后串联，只要掌握它们之间节点的相互关系，版图就可以画出来的n图示右是这个的PMOS网络或与复联简易版图。

2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计（2）棍棒图设计nWilliams提出的棍棒图(Stick Diagram)是目前表示版图结构关系的一种较好的结构草图形式，采用不同颜色的线或图形表示版图各层的信息(层次、位置和制约等)，电路的元件值用文字表示，而连接关系用连接点表示在层次方面，可以用绿线表示有源区，红线表示多晶硅，蓝线表示金属布线，接触孔用符号“”表示n建立棍棒图的规则是：1）只重布局，不考虑线宽和间距；2）有源区和多晶硅正交构成MOS管；3）金属线可以跨越有源区和多晶硅而不连接；4）层之间的连接用“”，表示接触孔；5）金属布线M1和M2可以交叉，它们之间用通孔进行连接n棍棒图的主要应用是解决布局问题，为完成电路图至版图的布局提供最方便的解决方法在正式版图设计之前使用棍棒图布局版图设计，可以节省大量的时间2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计（2）棍棒图设计n现在集成电路版图设计人员常用棍棒图来画版图设计的草图，也可以在上述方法的基础上加以改进，建立符合自己条件的棍棒图。

n有一种称为“混合棍棒图”的方法，它用矩形代表有源区(宽度不限)；实线代表金属；虚线代表多晶硅；而接触孔仍用符号“”表示n版图中的其它层次在棍棒图没有画，但这并不影响棍棒图的使用例如阱区、P+和N+掺杂层在棍棒图中都不画，为了区分PMOS管和NMOS管，通常是用标注的电源线和地线来区分，靠近电源线VDD的是PMOS管，靠近地线GND的是NMOS管或者从位置来区分，位于上面一排的为PMOS管，下面一排为NMOS管n图示是采用混合棍棒图画的四输入与或非门(AOI22)的棍棒图棍棒图中没有画的层次，在画版图的时候，要根据设计规则将它们都补充进去2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计2022/3/30项目4 数字单元版图设计任务4.2复合逻辑门的版图设计（2）棍棒图设计n通过合并源漏极可以使版图面积最小，需要多晶硅栅极合理排序确定最佳栅极排序的一种简单方法是欧拉路径法n欧拉路径是指该路径经过图的每一条边且仅经过一次如果路径起点和终点相同，则称“欧拉回路”具有欧拉路径但不具有欧拉回路的图称“半欧拉图”n在下拉网线图和上拉网线图中找一条具有相同输入标号顺序的欧拉路径，即在两个线图中找一个共同的欧拉路径。

图示上显示了上拉下拉网络的共同欧拉路径，在两种情况下，欧拉路径都从X开始到Y结束n在两个线图中有相同的序列(E-D-A-B-C)，即欧拉路径多晶硅栅极序列可以根据这个欧拉路径排序，简化的棍棒图如图示下优点在于具有紧凑的版图面积，信号通道简单二二传输门电路与版图四四2022/3/30项目4 数字单元版图设计异或门/同或门电路与版图五五触发器电路与版图六六标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八三三与非门/或非门电路与版图一一与或非门/或与非门电路与版图复合逻辑门的版图设计2022/3/30项目4 数字单元版图设计任务4.3与或非门/或与非门电路与版图（1）与或非门电路图n图示是一个三输入与或非门(AOI21)的电路图n对于NMOS晶体管来说，两个NMOS管是串联关系，然后与一个NMOS管并联；对于PMOS晶体管来说，两个PMOS管是并联关系，然后与一个PMOS管串联n在设计版图的时候，首先要把电路中NMOS晶体管复联和PMOS晶体管复联的版图分别设计出来n然后根据电路图的连接关系，将NMOS晶体管和PMOS晶体管的版图进行连接，最后得到的三输入与或非门的版图。

2022/3/30项目4 数字单元版图设计任务4.3与或非门/或与非门电路与版图（2）或与非门电路图n图示是一个三输入或与非门(OAI21)的电路图n对于NMOS晶体管来说，两个NMOS管是并联关系，然后与一个NMOS管串联；对于PMOS晶体管来说，两个PMOS管是串联关系，然后与一个PMOS管并联n在设计版图的时候，首先要把电路中NMOS晶体管复联和PMOS晶体管复联的版图分别设计出来n然后根据电路图的连接关系，将NMOS晶体管和PMOS晶体管的版图进行连接，最后得到的三输入或与非门的版图二二三三2022/3/30项目4 数字单元版图设计异或门/同或门电路与版图五五触发器电路与版图六六标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八四四与非门/或非门电路与版图一一复合逻辑门的版图设计传输门电路与版图与或非门/或与非门电路与版图2022/3/30项目4 数字单元版图设计任务4.4传输门电路与版图（1）传输门电路图n图示，CMOS传输门由一个NMOS管和一个PMOS管并联而成n提供给这两个晶体管的栅电压也设置为互补信号CLK、CLKN这样，CMOS传输门是在节点A和Z之间的双向开关，它受信号CLK、CLKN控制。

n如果控制信号CLK是逻辑高电平，即等于VDD，那么两个晶体管都导通，并在节点A和Z之间形成一个低阻电流通路n相反，如果控制信号CLK是低电平，那么两个晶体管都截止，节点A和Z之间是开路状态，这种状态也称做高阻状态nCMOS传输门在逻辑电路设计中的应用通常会形成紧凑的电路结构，它构建的逻辑门电路甚至比标准组合CMOS结构所用的晶体管要少因此，采用CMOS传输门构建电路，可以节省版图面积需要注意的是，控制信号和它的互补控制信号必须同时对TG的导通有效2022/3/30项目4 数字单元版图设计任务4.4传输门电路与版图（2）传输门应用n利用CMOS传输门和CMOS反相器可以组成各种复杂的逻辑电路，例如数据选择器、寄存器、计数器、触发器等；n传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号n图示为两个CMOS传输门组成的二选一数据选择器(MUX2)电路图该数据选择器的工作原理为：如果输入控制信号CLK是逻辑高电平，那么传输门TG2导通，其输出Z等于输入B如果控制信号CLK是低电平，传输门TG1导通，其输出Z等于输入An传输门的使用一般成对出现，那么两个传输门版图可以采用栅极十字交叉的方法设计，PMOS管和NMOS管的源漏合并作为公共输出端。

二二三三2022/3/30项目4 数字单元版图设计四四触发器电路与版图六六标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八五五与非门/或非门电路与版图一一复合逻辑门的版图设计与或非门/或与非门电路与版图异或门/同或门电路与版图传输门电路与版图2022/3/30项目4 数字单元版图设计任务4.5异或门/同或门电路与版图ABZ0000111011102022/3/30项目4 数字单元版图设计任务4.5异或门/同或门电路与版图2022/3/30项目4 数字单元版图设计任务4.5异或门/同或门电路与版图ABZ0010101001112022/3/30项目4 数字单元版图设计任务4.5异或门/同或门电路与版图二二三三2022/3/30项目4 数字单元版图设计四四异或门/同或门电路与版图五五标准单元版图设计技术与准则九九比较器电路与版图七七SRAM电路与版图八八六六与非门/或非门电路与版图一一复合逻辑门的版图设计与或非门/或与非门电路与版图传输门电路与版图触发器电路与版图2022/3/30项目4 数字单元版图设计任务4.6触发器电路与版图（1）触发器介绍时序逻辑电路的版图设计。

在这类电路中，输出信号不仅取决于当前的输入信号，还取决于先前的工作状态，具有记忆功能存储元件是时序系统中最关键的组成部分n可以把存储元件分为以下两大类：1) 锁存器(Latch)：锁存器是一种对脉冲电平敏感的存储单元电路，锁存器是利用电平控制数据的输入，当内部存储器设置为数据输入时，锁存器是透明的，此时输入数据直接传输送到输出端2) 触发器(Flip-Flop)：数字系统中包含大量的存储单元，在每个存储单元电路上引入一个时钟脉冲作为控制信号，在时钟信号触发时才能工作的存储单元电路称为触发器触发器是非透明传输，数据值的读取和改变与触发器的输出值是两个独立的事件n触发器根据逻辑功能的不同特点，可分为D、T、RS、JK触发器等几种类型：1) 最常用的存储数据单元是D触发器存储元件输出端Q的数值是通过输入值D的时钟触发来决定的2) T触发器，当输入端T的数据通过时钟触发时，T触发器的输出端的值就发生反转3) SR触发器，它是另一种存储元件，通过S端来置位或通过R端来复位(S和R输入不能同时置为1)4) JK触发器，它跟SR型有点类似，它的J端和K端能够同时置为12022/3/30项目4 数字单元版图设计任务4.6触发器电路与版图（2）D触发器电路图n由传输门和反相器构成的D触发器符号图和电路图如图示。

nD触发器是两级主从触发器电路，它由两个基本锁存器电路级联而成n第一级（主）触发器由脉冲信号（CP）驱动，CP是由输入时钟脉冲（CK）经缓冲器后得到n第二级（从）触发器由反相的脉冲信号（CPN）驱动n因此，主触发器低电平敏感，而从触发器高电平敏感2022/3/30项目4 数字单元版图设计 任务4.6触发器电路与版图DCKN0时钟上升沿011时钟上升沿100LastQLastQN1LastQLastQN2022/3/30项。