DSP的大功率SRM全数字控制系统.docx

Word版本下载可任意编辑】 DSP的大功率SRM全数字控制系统 1 引言 随着微电子技术和微处理器的发展，电机控制技术也取得了突破性进展开关磁阻电机（switched reluctance motor，简称SRM）是最近10年来才引起人们注意的一种新型机电一体化可调速电机，由于其内部没有转子绕组，具有永磁性能，因此构造简单牢固、价格低廉、可靠性高开关磁阻电机驱动系统（SRD）仅需要单方向电流，因此基于IGBT的电力电子驱动电路简单可靠，具有灵活的可控性，易于实现4象限运行，系统动态响应快，在宽广的转速和功率范围内都具有高输出和高效率SRD启动及低速时转矩大，转速调节范围大SRD各相独立工作，在缺相的情况下仍能运行，系统容错能力强SRM用作驱动系统，与直流、交流驱动系统相比，在构造、性能、体积和成本等各方面都具有很大的优势，使得SRD特别适合作为煤矿井下、井上大功率防爆绞车驱动系统 本文为矸石山绞车开发了132kW大功率开关磁阻电机调速系统首先分析了开关磁阻电机的数学模型及控制原理，然后设计了一种基于DSP，MCU的主—从双处理器和CPLD的全数字通用控制器，采用数字电流斩波控制方式，编写了双闭环控制软件；现场运行说明，该系统设计合理。

2 开关磁阻电机的数学模型 相数为m开关磁阻电机理想线性矩阵方程： 式中：U为相电压列矢量，U＝（U1，U2，…Um）T；ψ为相电压列矢量，ψ＝（ψ1，ψ2，ψm）T；R为相电压列矢量R＝diag；L－1（θ）为相电感方阵的逆阵，L－1（θ）＝diag；TL负载转矩；D为摩擦系数；J为转动惯量；ωt为角速度 SRM的转矩是由磁路选择最小磁阻构造的趋势而产生的通常SRM的转矩根据磁共能计算，即 式中：θ为转子位置角；i为绕组电流 基于线性模型，式（2）可简化为 3 电流斩波控制（CCC） 开关磁阻电机工作在电动模式下时，在运动电势的抑制下电流变化平缓因此相对容易控制通常采用与直流电动机调速系统类似的控制方法，对相电流开展采样，将给定的电流与反应电流差值作为PWM的占空比计算依据，对电流开展闭环PI调节 开关磁阻电机工作在制动模式下，电磁转矩方向与转速方向相反从轴上输入的机械能转变为电能如果没有位能负载拖动，在制动转矩的减速作用下，转子很快被制动到转速为零。

理想的电动制动、电流波形如图1所示 在图1中，θa到θb区间处于电机电动运行的励磁阶段，θ2到θ3是输出有效电动转矩阶段，θc到θd是该相关断区间在励磁阶段，由于相电感较小，故该相电流很快建立到达电动电流iref在θ2到θc通过PWM来保持电流的理想方波状态θc到θd间迅速关断开关管，防止相电流续流到电感下降区间对转矩产生反作用 同样的，θe到θf区间处于电机制动运行的励磁阶段，θf到θ5区间是输出有效制动转矩阶段，θ5到θ6是该相关断区间在励磁阶段，由于相电感较大，故用较大的占空比同时开通两个IGBT，使得该相电流尽快建立到达制动电流iref在θf到θ5区间，主要克服反电动势，使得电流维持在iref附近在开通角和关断角固定的情况下采用一主开关管始终关断，另一开关管PWM斩波且其占空比由反电动势EMF的大小决定θ5到θ6区间迅速关断开关管，防止相电流续流到电感上升区间 4 系统主回路 根据系统实际需求，选用IGBT作为系统的功率变换单元，采用了不对称半桥的拓扑构造，系统的主回路方案如图2所示 图2中，L1，L2，L3为滤波电抗器，C1为滤波电容，两者的作用是为了防止系统产生的高次谐波对主电网造成影响。

当SRD系统的功率电路和交流电网接通时，若回路中没有限制电流的元件，则合闸瞬间整流电路中大的储能电容将电源短路，电路中有较大的浪涌电流即使是上百瓦数量级的供电电源，合闸浪涌电流都可能高达100～200A，这样大的浪涌电流不仅会引起电源开关触点的熔接，输入熔断器熔断，也会干扰相邻的用电设备限制合闸浪涌电流的方法是在储能电容回路串入限流电阻合闸瞬间，充电电阻R0串入电容充电回路，当直流母线电压大于400V的时候，J闭合将R0短接R1为放电电阻，是由DSP控制其所在支路开关的，当直流母线上的电压高于预定数值的时候就打开此支路开展放电电容组C2为充放电电容，其作用为的是防止在系统状态转换时电压冲击TA1，TA2，TA3为3个LEM电流互感器，在开展处理后进入DSP控制系统开展A/D转换，为双闭环系统中电流闭环的反应LA，LB，LC为开关磁阻电机的3个绕组VD1～VD6为IGBT的续流二极管 5 控制器硬件和软件设计 5.1 控制器硬件设计 该控制系统是专为矿山矸石山绞车所设计的，由于矿山电磁环境十分恶劣，并考虑到为以后系统升级需要，因此对硬件设计基本要求为：强大的数学运算能力，外设资源丰富，可靠性高，抗干扰能力强。

双处理器构造框图如图3所示，该控制系统主回路采用以IGBT为功率变换单元的不对称半桥拓扑构造；控制器由DSP，MCU，双口RAM，CPLD，存储器和各种外围电路组成，外围电路主要包括：位置信号输入电路、电流检测电路、过流检测电路、电压检测电路、IGBT驱动电路、键盘、显示电路和串口通讯等 5.1.1 主－从处理器 主处理器（TMS320F2812）采用TI公司专为数字电机控制开发的新型混合信号32位DSP，该芯片可提供每秒1.5亿次指令（150 MI/s），单周期32×32位MAC功能，片上资源十分丰富，基于C/C＋＋高效32位TMS320C28XTMDSP核心，并可由虚拟浮点数学函数库来提供支持，该IQ数学函数库可大大简化多应用开发系统，这种结合使设计人员在几秒钟内就可将浮点算法通过端口与定点处理器相连DSP主要完成控制算法和PWM波形生成，由于F2812内部集成了两组空间矢量PWM状态机、可编程的硬件死区单元，捕获单元等功能，因此非常适合开关磁阻电机控制场合；从处理器采用8位ATMEIL89C52MCU实现系统的外围接口，包括负责I/O数据采集、键盘、显示和串口通讯等慢速事件。

5.1.2 双口RAM 主－从处理器之间靠双口RAM CY7C131实现数据共享和传递控制信息CY7C131具有两套相互独立、完全对称的地址总线、数据总线和控制总线，它允许两个CPU同时读取任何存储单元（包括同时读同一地址单元），但不允许同时对同一地址单元写或一读一写，否则就会发生错误双口RAM中引入了仲裁逻辑（忙逻辑）电路来解决这个问题：在双口RAM的两套控制线中，各有一个BUSY引脚当两端的CPU不对双口RAM的同一地址单元存取时，BUSYL＝H、BUSYR＝H，可正常存储；当两端的CPU对双口RAM同一地址单元存取时，哪个端口的存取请求信号出现在后，则其对应的BUSY＝L，禁止其存取数据；在无法判定两个端口存取请求信号出现的先后顺序时，控制线BUSYL，BUSYR只有一个为低电平这样，就能保证对应于BUSY＝H的端口能开展正常存取，对应于BUSY＝L的端口不能存取，从而防止了两个CPU同时竞争地址资源而引发错误的可能 然而，由于DSP为低功耗，其逻辑电平电压等级为3.3 V与CY7C131逻辑电平并不匹配，不能直接将它们的数据线和地址线相连本系统采用电平转换芯片74LVT16245实现电平转换。

将DSP设为L（左CPU），单片机设为R（右CPU），则其原理图如图4所示，A0H～A9H是DSP通过SN74LVTH245驱动后的5V电平的地址总线，D0H～D7H是DSP通过SN74LVTH245驱动后的5V电平的数据总线，它们分别连接到CY7C131的L端的地址数据总线上AD0～AD7是单片机的P0口地址数据复用口，连接到CY7C131的R端的数据总线上，B0～B9则是单片机的10位地址总线连接到了CY7C131的R端地址总线上R/WA和R/WB是DSP和89C52对双口RAM的读写控制信号HBUSYL和BUSYR分别代表两个处理器对同一地址的读写冲突CS1A和CS1B是DSP和单片机的地址、读写控制、空间分配信号进入CPLD开展地址译码的输出，指示了双口RAM在两个处理器中的地址 CY7C13 6 / 6。