TTL-FPGA与5V供电器件电平兼容性设计.doc

FPGA与5V供电器件电平兼容性设计谢家隆（jlongx@）一、HCT4052（5V供电，做输入）与FPGA（3.3V供电，做输出）电平兼容设计问题（1）FPGA:Voh=VCCO-0.4（2）HC4052:FPGA最小输出：VCCO-0.4=3.3V-0.4V=2.9VHC4052输入要求： 5V供电，最小输入Vih>3.15 所以存在2.9V<3.15V可能性，处于不定态，所以逻辑电平不匹配3）HCT4052:HCT4052输入要求： 5V供电，最小输入Vih=2V 2.9V>2V 所以电平匹配注：为保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，并且输出电压不超过输入电压允许范围总结：HCT4052（5V供电，做输入）与FPGA（3.3V供电，做输出）可以直接连接二、HC04 （5V供电，做输出）与FPGA（3.3V供电，做输入）电平兼容设计一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接10－1K欧的电阻来实现，具体阻值可以通过计算确定，如为可靠起见，可参考后面方法1）串接R最小值考虑：由上图得，FPGA最大输入电压Vin＝VCCO+0.5V这里的25mA是HC04的极限输出电流。

如果在大就好损坏HC04 IC(在R小于48时)由上图得，HC04 的极限电流25mA而FPGA的极限输入电流：（2）R最大值考虑：注意：该图的25mA要琢磨琢磨??，因为电流是根据负载来定的R越大，电流越小，功耗越低，但是会影响信号边沿的陡度功耗与速率的平衡设计结论：最终：串联电阻R>68欧姆三、电阻的选择：(7) 限流电阻法[影响工作速度] 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的3) 速度/频率 某些转换方式影响工作速度，所以必须注意像方案(1)(2)(6)(7)，由于电阻的存在，通过电阻给负载电容充电，必然会影响信号跳沿速度为了提高速度，就必须减小电阻，这又会造成功耗上升这种场合方案(3)(4)是比较理想的。