CMOS工艺流程图剖面实用实用教案.ppt

1氧化(yǎnghuà)层生长光刻1，刻N阱掩膜版氧化层氧化层P-SUBP-SUB第1页/共153页第一页，共154页2曝光(bào￿guāng)光刻1，刻N阱掩膜版光刻胶掩膜版第2页/共153页第二页，共154页3氧化(yǎnghuà)层的刻蚀光刻1，刻N阱掩膜版第3页/共153页第三页，共154页4N阱注入(zhù rù)光刻1，刻N阱掩膜版第4页/共153页第四页，共154页5形成(xíngchéng)N阱N阱P-SUBP-SUB第5页/共153页第五页，共154页6氮化硅的刻蚀光刻2，刻有源区掩膜版二氧化硅掩膜版N阱第6页/共153页第六页，共154页7场氧的生长(shēngzhǎng)光刻2，刻有源区掩膜版二氧化硅氮化硅掩膜版N阱第7页/共153页第七页，共154页8去除(qù￿chú)氮化硅光刻3，刻多晶硅掩膜版FOXN阱第8页/共153页第八页，共154页9重新生长(shēngzhǎng)二氧化硅（栅氧）光刻3，刻多晶硅掩膜版栅氧场氧场氧N阱第9页/共153页第九页，共154页10生长(shēngzhǎng)多晶硅光刻3，刻多晶硅掩膜版多晶硅多晶硅N阱第10页/共153页第十页，共154页。

11刻蚀多晶硅光刻3，刻多晶硅掩膜版掩膜版N阱第11页/共153页第十一页，共154页12刻蚀多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱第12页/共153页第十二页，共154页13P+离子注入光刻4，刻P+离子注入掩膜版掩膜版P+N阱第13页/共153页第十三页，共154页14N+离子注入光刻5，刻N+离子注入掩膜版N+N阱第14页/共153页第十四页，共154页15生长(shēngzhǎng)磷硅玻璃PSGPSGN阱第15页/共153页第十五页，共154页16光刻接触(jiēchù)孔光刻6，刻接触孔掩膜版P+N+N阱第16页/共153页第十六页，共154页17刻铝光刻7，刻Al掩膜版AlN阱第17页/共153页第十七页，共154页18刻铝VDDVoVSSN阱第18页/共153页第十八页，共154页19光刻8，刻压焊孔掩膜版钝化层N阱第19页/共153页第十九页，共154页202) 清华(qīnɡ huá)工艺录像N阱硅栅CMOS工艺流程(ɡōnɡ￿yì￿liú￿chénɡ)第20页/共153页第二十页，共154页21初始(chū￿shǐ)氧化第21页/共153页第二十一页，共154页。

22光刻1，刻N阱第22页/共153页第二十二页，共154页23N阱形成(xíngchéng)N阱第23页/共153页第二十三页，共154页24Si3N4淀积Si3N4缓冲用SiO2P-Si SUBN阱第24页/共153页第二十四页，共154页25光刻2，刻有源区，场区硼离子注入有源区有源区有源区有源区N阱第25页/共153页第二十五页，共154页26场氧1N阱第26页/共153页第二十六页，共154页27光刻3N阱第27页/共153页第二十七页，共154页28场氧2N阱第28页/共153页第二十八页，共154页29栅氧化，开启电压(diànyā)调整栅氧化层栅氧化层N阱第29页/共153页第二十九页，共154页30多晶硅淀积多晶硅栅氧化层N阱第30页/共153页第三十页，共154页31光刻4，刻NMOS管硅栅，磷离子注入形成(xíngchéng)NMOS管N阱NMOS管硅栅用光刻胶做掩蔽用光刻胶做掩蔽(yǎnbì)(yǎnbì)第31页/共153页第三十一页，共154页32光刻5，刻PMOS管硅栅，硼离子注入及推进(tuījìn)，形成PMOS管N阱PMOSPMOS管硅栅管硅栅用光刻胶做掩蔽用光刻胶做掩蔽(yǎnbì)(yǎnbì)第32页/共153页第三十二页，共154页。

33磷硅玻璃淀积N阱磷硅玻璃磷硅玻璃第33页/共153页第三十三页，共154页34光刻6，刻孔、磷硅玻璃淀积回流(huí liú)（图中有误，没刻出孔)N阱第34页/共153页第三十四页，共154页35蒸铝、光刻7，刻铝、光刻8，刻钝化孔（图中展示(zhǎnshì)的是刻铝后的图形）N阱VoVinVSSVDDP-SUB磷注入硼注入磷硅玻璃PMOSPMOS管硅栅管硅栅NMOSNMOS管硅栅管硅栅第35页/共153页第三十五页，共154页36离子注入的应用(yìngyòng)第36页/共153页第三十六页，共154页37第37页/共153页第三十七页，共154页38N阱硅栅CMOS工艺流程(ɡōnɡ yì liú chénɡ)第38页/共153页第三十八页，共154页39形成(xíngchéng)N阱初始氧化，形成(xíngchéng)缓冲层，淀积氮化硅层光刻1，定义出N阱反应离子刻蚀氮化硅层N阱离子注入，先注磷31P+￿，后注砷75As+3) 双阱CMOS集成电路(jíchéng-diànlù)的工艺设计 P sub. 〈100〉磷31P+–砷75As+第39页/共153页第三十九页，共154页。

40形成P阱￿在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会(bù￿huì)被氧化去掉光刻胶及氮化硅层￿P阱离子注入，注硼N阱P sub. 〈100〉第40页/共153页第四十页，共154页41推阱退火驱入，双阱深度约1.8μm去掉(qù￿diào)N阱区的氧化层N阱P阱第41页/共153页第四十一页，共154页42形成场隔离区生长一层薄氧化层淀积一层氮化硅光刻2场隔离区，非隔离区被光刻胶保护起来(qǐ￿lái)反应离子刻蚀氮化硅场区硼离子注入以防止场开启热生长厚的场氧化层去掉氮化硅层第42页/共153页第四十二页，共154页43阈值电压调整(tiáozhěng)注入光刻3，VTP调整(tiáozhěng)注入光刻4，VTN调整(tiáozhěng)注入光刻胶31P+11B+第43页/共153页第四十三页，共154页44形成多晶硅栅（栅定义） 生长(shēngzhǎng)栅氧化层 淀积多晶硅 光刻5， 刻蚀多晶硅栅N阱P阱第44页/共153页第四十四页，共154页45形成硅化物淀积氧化(yǎnghuà)层反应离子刻蚀氧化(yǎnghuà)层，形成侧壁氧化(yǎnghuà)层（spacer,￿sidewall）淀积难熔金属Ti或Co等低温退火，形成C-47相的TiSi2或CoSi去掉氧化(yǎnghuà)层上的没有发生化学反应的Ti或Co高温退火，形成低阻稳定的TiSi2或CoSi2第45页/共153页第四十五页，共154页。

46形成(xíngchéng)N管源漏区光刻6，利用光刻胶将PMOS区保护起来离子注入磷或砷，形成(xíngchéng)N管源漏区形成(xíngchéng)P管源漏区光刻7，利用光刻胶将NMOS区保护起来离子注入硼，形成(xíngchéng)P管源漏区第46页/共153页第四十六页，共154页47形成(xíngchéng)接触孔￿化学气相淀积BPTEOS硼磷硅玻璃层退火和致密光刻8，接触孔版反应离子刻蚀磷硅玻璃，形成(xíngchéng)接触孔第47页/共153页第四十七页，共154页48形成(xíngchéng)第一层金属淀积金属钨(W)，形成(xíngchéng)钨塞第48页/共153页第四十八页，共154页49形成第一层金属(jīnshǔ)淀积金属(jīnshǔ)层，如Al-Si、Al-Si-Cu合金等光刻9，第一层金属(jīnshǔ)版，定义出连线图形反应离子刻蚀金属(jīnshǔ)层，形成互连图形第49页/共153页第四十九页，共154页50形成穿通接触孔化学气相淀积PETEOS,￿等离子增强正硅酸四乙酯热分解Plasma￿Enhanced￿TEOS￿：tetraethylorthosilicate￿[Si-(OC2H5)4]￿--￿通过化学机械抛光进行平坦化光刻穿通接触孔版反应离子刻蚀绝缘层，形成穿通接触孔形成第二层金属淀积金属层，如Al-Si、Al-Si-Cu合金等光刻10，第二层金属版，定义出连线(lián￿xiàn)图形反应离子刻蚀，形成第二层金属互连图形正硅酸(ɡuī suān)乙脂（TEOS）分解650～750℃第50页/共153页第五十页，共154页。

51合金￿形成钝化层￿在低温条件下(小于300℃)淀积氮化硅￿光刻11，钝化版￿刻蚀氮化硅，形成钝化图形(túxíng)测试、封装，完成集成电路的制造工艺￿￿CMOS集成电路采用(100)晶向的硅材料第51页/共153页第五十一页，共154页524) 图解双阱硅栅CMOS制作(zhìzuò)流程第52页/共153页第五十二页，共154页53￿￿￿￿￿￿￿￿￿￿￿首先(shǒuxiān)进行表面清洗，去除wafer表面的保护层和￿杂质，三氧化二铝必须以高速粒子撞击，并￿用化学溶液进行清洗甘油 甘油第53页/共153页第五十三页，共154页54￿￿￿￿￿￿￿￿￿￿￿￿然后(ránhòu)在表面氧化二氧化硅膜以减小后一步氮化硅对晶圆的表面应力￿￿￿￿￿￿￿￿￿涂覆光阻(完整过程包括，甩胶→预烘→曝光→显影→后烘→腐蚀→去除光刻胶)其中二氧化硅以氧化形成，氮化硅LPCVD沉积形成(以氨、硅烷、乙硅烷反应生成)第54页/共153页第五十四页，共154页55￿￿￿￿￿￿￿￿￿￿￿光刻技术去除不想要的部分，此步骤为定出P型阱区域￿(所谓光刻胶就是对光或电子束敏感且耐腐蚀能力强的材料，常用的光阻液有S1813,AZ5214等)。

光刻胶的去除可以用臭氧(chòuyǎng)烧除也可用专用剥离液氮化硅用180℃的磷酸去除或含CF4气体的等离子刻蚀(RIE)￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿第55页/共153页第五十五页，共154页56￿￿￿￿￿￿￿￿￿￿￿￿在P阱区域植入硼(+3)离子，因硅为+4价，所以形成(xíngchéng)空洞，呈正电荷状态离子植入时与法线成7度角，以防止发生沟道效应，即离子不与原子碰撞而直接打入)每次离子植入后必须进行退火处理，以恢复晶格的完整性但高温也影响到已完成工序所形成(xíngchéng)的格局)￿￿第56页/共153页第五十六页，共154页57￿￿￿￿￿￿￿￿￿￿￿￿LOCOS￿(local￿oxidation￿of￿silicon)选择性氧化：湿法氧化二氧化硅层，因以氮化硅为掩模会出现鸟嘴现象，￿￿影响尺寸的控制二氧化硅层在向上生成的同时也向下移动，为膜厚的0.44倍，所以在去除(qù￿chú)二氧化硅层后，出现表面台阶现象湿法氧化快于干法氧化，因OH基在硅中的扩散速度高于O2硅膜越厚所需时间越长￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿第57页/共153页第五十七页，共154页58￿￿￿￿￿￿￿￿￿￿￿￿￿去除氮化硅和表面二氧化硅层。

露出N型阱区￿域上述中曝光技术光罩与基片的距离分为接触式、接近式和投影(tóuyǐng)式曝光三种，常用投影(tóuyǐng)式又分为等比和微缩式曝光会有清晰度和分辩率，所以考虑到所用光线及波长、基片表面平坦度、套刻精度、膨胀系数等)第58页/共153页第五十八页，共154页59￿￿￿￿￿￿￿￿￿￿￿离子植入磷离子(+5)，所以出现多余电子，呈现负电荷状态电荷移动(yídòng)速度高于P型约0.25倍以缓冲氢氟酸液去除二氧化硅层￿￿第59页/共153页第五十九页，共154页60￿￿￿￿￿￿￿￿￿￿在表面重新(chóngxīn)氧化生成二氧化硅层，LPCVD沉积￿氮化硅层，以光阻定出下一步的field￿oxide区域第60页/共153页第六十页，共154页61￿￿￿￿￿￿￿￿￿￿￿在上述多晶硅层外围，氧化二氧化硅层以作为保护涂布光阻，以便利用(lìyòng)光刻技术进行下一步的工序第61页/共153页第六十一页，共154页62￿￿￿￿￿￿￿￿￿￿形成NMOS，以砷离子进行植入形成源漏极￿此工序在约1000℃中完成，不能采用铝栅极(shān￿jí)工艺，因铝不能耐高温，此工艺也称为自对准工艺。

砷离子的植入也降低了多晶硅的电阻率(块约为30欧姆)还采用在多晶硅上沉积高熔点金属材料的硅化物(MoSi2、WSi2、TiSi2等)，形成多层结构￿第62页/共153页第六十二页，共154页63￿￿￿￿￿￿￿￿￿￿￿以类似(lèi￿sì)的方法，形成PMOS，植入硼(+3)离子￿(后序中的PSG或BPSG能很好的稳定能动钠离子，以保证MOS电压稳定)第63页/共153页第六十三页，共154页64￿￿￿￿￿￿￿￿￿￿￿￿后序中的二氧化硅层皆是化学反应沉积而成，其中加入PH3形成PSG￿(phospho-silicate-glass)，加入B2H6形成BPSG￿(boro-phospho-silicate-glass)以平坦表面所谓PECVD￿(plasma￿￿enhanced￿CVD)￿在普通CVD反应空间导入电浆(等离子)，使气体(qìtǐ)活化以降低反应温度)第64页/共153页第六十四页，共154页65第65页/共153页第六十五页，共154页66￿￿￿￿￿￿￿￿￿￿￿￿光刻技术定出孔洞，以溅射法或真空蒸发法，依次沉积钛+氮化钛+铝+氮化钛等多层金属其中还会考虑到铝的表面氧化和氯化物的影响)。

由于铝硅固相反应(fǎnyìng)，特别对浅的PN结难以形成漏电流￿(leak￿current)小而稳定的接触，为此使用TiN等材料，以抑制铝硅界面反应(fǎnyìng)，并有良好的欧姆，这种材料也称为势垒金属(barrier￿metal)￿第66页/共153页第六十六页，共154页67￿￿￿￿￿￿￿￿￿￿￿RIE刻蚀出布线格局以类似的方法沉积第二层金属，以二氧化硅(èr￿yǎng￿huà￿guī)绝缘层和介电层作为层间保￿护和平坦表面作用第67页/共153页第六十七页，共154页68￿￿￿￿￿￿￿￿￿￿为满足欧姆接触要求，布线(bù￿xiàn)工艺是在含有5~10%氢的氮气中，在400~500℃温度下热处理15~30分钟(也称成形forming)，以使铝和硅合金化最后还要定出PAD接触窗，以便进行bonding工作￿(上述形成的薄膜厚度的计算可采用光学衍射、倾斜研磨、四探针法等方法测得)￿￿￿第68页/共153页第六十八页，共154页69第69页/共153页第六十九页，共154页70 2. 典型(diǎnxíng)P阱CMOS工艺的剖面图源硅栅漏薄氧化层金属场氧化层p-阱n-衬底（FOX）低氧第70页/共153页第七十页，共154页。

71CMOS processp+p+p-第71页/共153页第七十一页，共154页72Process (Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧场氧p-subp+InVDDS G DD G S图例第72页/共153页第七十二页，共154页73Layout and Cross-Section View of InverterInTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well图例(túlì)第73页/共153页第七十三页，共154页74Process field oxidefield oxidefield oxide第74页/共153页第七十四页，共154页753. Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin oxide)Deposit and pattern poly-silicon layerImplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layers第75页/共153页第七十五页，共154页。

76N-well, Active Region, Gate OxideCross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET第76页/共153页第七十六页，共154页77Poly-silicon Layer￿Top ViewCross-Section第77页/共153页第七十七页，共154页78N+ and P+ RegionsTop ViewOhmic contactsCross-Section第78页/共153页第七十八页，共154页79SiO2 Upon Device & Contact EtchingTop ViewCross-Section第79页/共153页第七十九页，共154页80Metal Layer – by Metal EvaporationTop ViewCross-Section第80页/共153页第八十页，共154页81A Complete CMOS InverterTop ViewCross-Section第81页/共153页第八十一页，共154页。

82DiffusionSiO2FETPolysilicon第82页/共153页第八十二页，共154页83Transistor￿-￿LayoutDiffusionPolysilicon第83页/共153页第八十三页，共154页84layersN-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion第84页/共153页第八十四页，共154页85Via￿and￿ContactsDiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 1第85页/共153页第八十五页，共154页86Inverter￿ExampleMetal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND第86页/共153页第八十六页，共154页874. MOS电路(diànlù)版图举例1)￿铝栅CMOS电路版图(bǎntú)设计规则2)￿铝栅、硅栅MOS器件的版图(bǎntú)3)￿铝栅工艺CMOS版图(bǎntú)举例￿4)￿硅栅工艺MOS电路版图(bǎntú)举例￿5)￿P阱硅栅单层铝布线CMOS集成电路的工艺过程6)￿CMOS￿IC￿版图(bǎntú)设计技巧￿7)￿CMOS反相器版图(bǎntú)流程第87页/共153页第八十七页，共154页。

881)￿铝栅CMOS电路版图设计(shèjì)规则第88页/共153页第八十八页，共154页89￿￿￿该图的说明a￿￿沟道长度￿￿3λb￿￿GS/GD覆盖λc￿￿p+，n+最小宽度3λd￿￿p+，n+最小间距3λe￿￿p阱与n+区间距2λf￿￿孔距扩散(kuòsàn)区最小间距￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿2λg￿￿Al覆盖孔λ孔￿2λ×￿3λ或￿3λ×￿3λh￿￿Al栅跨越p+环λi￿￿Al最小宽度4λj￿￿Al最小间距3λp+Al1n+第89页/共153页第八十九页，共154页902) 铝栅、硅栅MOS器件(qìjiàn)的版图硅栅MOS器件(qìjiàn)铝栅MOS器件(qìjiàn)第90页/共153页第九十页，共154页91•Source/Drain:￿￿Photomask￿(dark￿field)Clear GlassChromiumCross Section铝栅MOS工艺(gōngyì)掩膜版的说明第91页/共153页第九十一页，共154页92•Gate:￿￿Photomask￿(dark￿field)Clear GlassChromiumCross Section第92页/共153页第九十二页，共154页。

93•Contacts:￿￿Photomask￿(dark￿field)Clear GlassChromiumCross Section第93页/共153页第九十三页，共154页94•Metal￿Interconnects:￿￿Photomask￿(light￿field)ChromiumClear GlassCross Section第94页/共153页第九十四页，共154页95硅栅硅栅MOS器件工艺(gōngyì)的流程Process (1)刻有源区正胶正胶第95页/共153页第九十五页，共154页96Process (2)刻多晶硅与自对准(duì zhǔn)掺杂Self-Align Doping第96页/共153页第九十六页，共154页97Process (3)刻接触(jiēchù)孔、反刻铝 field oxide (FOX)metal-poly insulator thin oxide第97页/共153页第九十七页，共154页98 3) 铝栅工艺CMOS反相器版图(bǎntú)举例 图2为铝栅CMOS反相器版图示意图。

可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除(xiāochú)两种沟道间漏电的可能 第98页/共153页第九十八页，共154页99图2 铝栅CMOS反相器版图示意图 版图(bǎntú)分解：刻P阱2. 刻P+区/保护环3. 刻n+区/保护带4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔P+区保护环n+区/保护(bǎohù)带第99页/共153页第九十九页，共154页1003版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触(jiēchù)孔5. 刻接触(jiēchù)孔6. 刻Al 7. 刻纯化孔 第100页/共153页第一百页，共154页1014版图分解(fēnjiě)：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔第101页/共153页第一百零一页，共154页102 4) 硅栅MOS版图(bǎntú)举例E/E NMOS反相器 刻有源区 刻多晶硅栅刻NMOS管S、D 刻接触(jiēchù)孔 反刻Al 图5 E/E NMOS反相器版图(bǎntú)示意图第102页/共153页第一百零二页，共154页。

103E/D NMOS 反相器 刻有源区刻耗尽注入区刻多晶硅栅刻NMOS管S、D刻接触孔反刻Al 图6 E/D NMOS 反相器版图 第103页/共153页第一百零三页，共154页104 制备(zhìbèi)耗尽型MOS管￿￿￿￿￿￿￿￿￿￿￿￿在MOS集成电路中，有些设计需要采用耗尽型MOS管，这样在MOS工艺过程中必须加一块(yī￿kuài)光刻掩膜版，其目的是使非耗尽型MOS管部分的光刻胶不易被刻蚀，然后通过离子注入和退火、再分布工艺，改变耗尽型MOS管区有源区的表面浓度，使MOS管不需要栅电压就可以开启工作￿￿￿￿￿￿￿￿￿￿￿￿然后采用干氧－湿氧－干氧的方法进行场氧制备，其目的是使除有源区部分之外的硅表面生长一层较厚的SiO2层，防止寄生MOS管的形成第104页/共153页第一百零四页，共154页105 硅栅CMOS与非门版图举例 刻P阱刻p+环刻n+环刻有源区刻多晶硅栅刻PMOS管S、D刻NMOS管S、D刻接触孔反刻Al 图7 硅栅CMOS与非门版图 第105页/共153页第一百零五页，共154页1068第106页/共153页第一百零六页，共154页。

107硅栅P阱CMOS反相器版图设计(shèjì)举例5. 刻NMOS管S、D6. 刻接触孔7. 反刻Al (W/L)p=3(W/L)n1. 刻P阱2. 刻有源区3. 刻多晶硅栅4. 刻PMOS管S、D第107页/共153页第一百零七页，共154页1081. 刻P阱2. 刻有源区3. 刻多晶硅栅第108页/共153页第一百零八页，共154页1094. 刻PMOS管S、D5. 刻NMOS管S、D第109页/共153页第一百零九页，共154页110VDDVoViVss7. 反刻Al6. 刻接触孔VDDViVssVo第110页/共153页第一百一十页，共154页111光刻1与光刻2套刻光刻2与光刻3套刻第111页/共153页第一百一十一页，共154页112光刻3与光刻4套刻光刻胶保护光刻4与光刻5套刻光刻胶保护刻PMOS管S、D刻NMOS管S、DDDSS第112页/共153页第一百一十二页，共154页113光刻5与光刻6套刻VDDViVssVo光刻6与光刻7套刻VDDViVDDVoViVssVDDViVssVo第113页/共153页第一百一十三页，共154页114ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDD第114页/共153页第一百一十四页，共154页。

1155) P阱硅栅单层铝布线(bù xiàn)CMOS的工艺过程￿￿￿￿￿￿￿￿￿下面以光刻掩膜版为基准，先描述一个P阱硅栅单层铝布线CMOS集成电路的工艺过程的主要步骤(bùzhòu)，用以说明如何在CMOS工艺线上制造CMOS集成电路见教材第7--9页，图1.12）第115页/共153页第一百一十五页，共154页116CMOS集成电路(jíchéng-diànlù)工艺--以P阱硅栅CMOS为例•1、光刻I---阱区光刻，刻出阱区注入(zhù￿rù)孔￿N-SiSiO2第116页/共153页第一百一十六页，共154页117•2、阱区注入(zhù￿rù)及推进，形成阱区N-subP-well第117页/共153页第一百一十七页，共154页118•3、去除(qù￿chú)SiO2，长薄氧，长Si3N4N-subP-wellSi3N4薄氧第118页/共153页第一百一十八页，共154页119•4、光II---有源区光刻，刻出PMOS管、NMOS管的源、栅和漏区N-SiP-wellSi3N4第119页/共153页第一百一十九页，共154页120•5、光III---N管场区光刻，N管场区注入孔，以提高场开启，减少(jiǎnshǎo)闩锁效应及改善阱的接触。

光刻胶N-SiP-B+第120页/共153页第一百二十页，共154页121•6、长场氧，漂去SiO2及Si3N4，然后(ránhòu)长栅氧N-SiP-第121页/共153页第一百二十一页，共154页122•7、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入，￿调节PMOS管的开启电压，然后(ránhòu)生长多晶硅N-SiP-B+第122页/共153页第一百二十二页，共154页123•8、光Ⅴ---多晶硅光刻，形成(xíngchéng)多晶硅栅及多晶硅电阻多晶硅N-SiP-第123页/共153页第一百二十三页，共154页124•9、光ⅤI---P+区光刻，刻去P管上的胶P+区注入(zhù￿rù)，形成PMOS管的源、漏区及P+保护环（图中没画出P+保护环）N-SiP-B+第124页/共153页第一百二十四页，共154页125•10、光Ⅶ---N管场区光刻，刻去N管上的胶￿N管场区注入(zhù￿rù)，形成NMOS的源、漏区及N+保护环（图中没画出）光刻胶N-SiP-As第125页/共153页第一百二十五页，共154页126•11、长PSG（磷硅玻璃）PSGN-SiP+P-P+N+N+第126页/共153页第一百二十六页，共154页。

127•12、光刻Ⅷ---引线(yǐnxiàn)孔光刻PSGN-SiP+P-P+N+N+第127页/共153页第一百二十七页，共154页128•13、光刻Ⅸ---引线(yǐnxiàn)孔光刻（反刻Al）PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl第128页/共153页第一百二十八页，共154页129 8.7 RS触发器 p.154 特性表实际上是一种特殊的真值表，它对触发器的描述十分具体这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态特性方程是从特性表归纳出来的，比较(bǐjiào)简洁；状态转换图这种描述方法则很直观 ？？第129页/共153页第一百二十九页，共154页130第130页/共153页第一百三十页，共154页131MR,PMR,N图例：实线：扩散区，虚线(xūxiàn)：铝，阴影线：多晶硅、黑方块：引线孔N阱第131页/共153页第一百三十一页，共154页132 6) CMOS IC 版图设计技巧 1、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。

2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使 pnp ，抑制Latch-up，尤其是输出级更应注意3）布局是否紧凑，以节约(jiéyuē)芯片面积，一般尽可能将各单元设计成方形4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理 第132页/共153页第一百三十二页，共154页133￿￿￿￿￿2、单元配置恰当￿￿￿￿（1）芯片面积(miàn￿jī)降低10%，管芯成品率/圆片￿可提高15 20%￿￿￿（2）多用并联形式，如或非门，少用串联形式，如与非门￿￿￿（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整第133页/共153页第一百三十三页，共154页134 3、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出扩散条/多晶硅互连多为垂直方向，金属连线为水平(shuǐpíng)方向，电源地线采用金属线，与其他金属线平行长连线选用金属 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容 注意VDD、VSS布线，连线要有适当的宽度 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。

第134页/共153页第一百三十四页，共154页135 4、CMOS电路版图(bǎntú)设计对布线和接触孔的特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW  采用接衬底的环行VDD布线  增多VDD、VSS接触孔，加大接触面积，增加连线牢固性  对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路  尽量使VDD、VSS接触孔的长边相互平行  接VDD的孔尽可能离阱近一些  接VSS的孔尽可能安排在阱的所有边上（P阱） 第135页/共153页第一百三十五页，共154页136（2）尽量不要使多晶硅位于(wèiyú)p+区域上多晶硅大多用n+掺杂，以获得较低的电阻率若多晶硅位于(wèiyú)p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂——导致杂质补偿，使 多晶硅 3）金属间距应留得较大一些（3 或4 ） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘应适当留以裕量第136页/共153页第一百三十六页，共154页。

137￿￿￿￿5、双层金属布线时的优化方案￿￿￿￿（1）全局电源线、地线和时钟(shízhōng)线用第二层金属线￿￿￿（2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）￿￿￿（3）尽可能使两层金属互相垂直，减小交叠部分得面积第137页/共153页第一百三十七页，共154页1387) CMOS反相器版图(bǎntú)流程第138页/共153页第一百三十八页，共154页139N wellP well￿CMOS反相器版图(bǎntú)流程(1)1. 阱——做N阱和P阱封闭图形(túxíng)，窗口注入形成P管和N管的衬底第139页/共153页第一百三十九页，共154页140N diffusion￿CMOS反相器版图(bǎntú)流程(2)2. 有源区——做晶体管的区域(qūyù)（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层第140页/共153页第一百四十页，共154页141P diffusion￿CMOS反相器版图(bǎntú)流程(2)2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形(túxíng)处是氮化硅掩蔽层，该处不会长场氧化层第141页/共153页第一百四十一页，共154页。

142Poly gate￿CMOS反相器版图(bǎntú)流程(3)3. 多晶硅——做硅栅和多晶硅连线封闭图形(túxíng)处，保留多晶硅 第142页/共153页第一百四十二页，共154页143N+ implant￿CMOS反相器版图(bǎntú)流程(4)4. 有源区注入(zhù rù)——P+，N+区（select)第143页/共153页第一百四十三页，共154页144P+ implant￿CMOS反相器版图(bǎntú)流程(4)4. 有源区注入(zhù rù)——P+、N+区（select)第144页/共153页第一百四十四页，共154页145contact￿CMOS反相器版图(bǎntú)流程(5)5. 接触(jiēchù)孔——多晶硅，注入区和金属线1接触(jiēchù)端子第145页/共153页第一百四十五页，共154页146Metal 1￿CMOS反相器版图(bǎntú)流程(6)6. 金属(jīnshǔ)线1——做金属(jīnshǔ)连线，封闭图形处保留铝第146页/共153页第一百四十六页，共154页147via￿CMOS反相器版图(bǎntú)流程(7)7. 通孔——两层金属(jīnshǔ)连线之间连接的端子第147页/共153页第一百四十七页，共154页。

148Metal 2￿CMOS反相器版图(bǎntú)流程(8)8. 金属线2——做金属连线(lián xiàn)，封闭图形处保留铝第148页/共153页第一百四十八页，共154页149VDDGNDVDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿￿第149页/共153页第一百四十九页，共154页1501.￿阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2.￿有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3.￿多晶硅——做硅栅和多晶硅连线封闭图形处，保留(bǎoliú)多晶硅￿￿4.￿有源区注入——P+、N+区（select)做源漏及阱或衬底连接区的注入5.￿接触孔——多晶硅，注入区和金属线1接触端子6.￿金属线1——做金属连线，封闭图形处保留(bǎoliú)铝7.￿通孔——两层金属连线之间连接的端子8.￿金属线2——做金属连线，封闭图形处保留(bǎoliú)铝￿￿￿￿￿￿￿￿￿硅栅CMOS 版图(bǎntú)和工艺的关系第150页/共153页第一百五十页，共154页。

151￿￿￿1.￿有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场(zàichǎng)区上￿￿￿2.￿有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成￿￿￿3.￿至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定￿￿￿4.￿有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区，￿P+注入区比所交有源区要大些须解释(jiěshì)的问题：第151页/共153页第一百五十一页，共154页1525.￿有源区的图形(túxíng)（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区，￿N+注入区比所交有源区要大些6.￿￿两层半布线￿￿￿￿金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开7.￿￿三层半布线￿￿￿￿金属1，金属2￿，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。

第152页/共153页第一百五十二页，共154页153感谢您的欣赏(xīnshǎng)！第153页/共153页第一百五十三页，共154页内容(nèiróng)总结1光刻2场隔离区，非隔离区被光刻胶保护起来形成多晶硅栅（栅定义）然后在表面氧化二氧化硅膜以减小后一步氮化硅对晶圆的表面应力湿法氧化快于干法氧化，因OH基在硅中的扩散速度高于O2硅栅硅栅MOS器件工艺的流程Process (1)刻有源区E/E NMOS反相器特性方程是从特性表归纳出来的，比较简洁1）引出端分布是否便于使用(shǐyòng)或与其他相关电路兼容，是否符合管壳引出线排列要求感谢您的欣赏第一百五十四页，共154页。