DRC LVS及后仿真.ppt

DRC LVSDRC LVS及后仿真及后仿真单击此处编辑母版标题样式一：概述二：验证工具简介三：Diva的使用方法和规则文件的介绍四：Calibre的使用方法和规则文件的介绍五：演示 目录目录2024/9/162单击此处编辑母版标题样式 芯片设计流程概述验证工具介绍DivaCalibre演示schematiclayoutPre-simDRCLVSPost-sim2024/9/163单击此处编辑母版标题样式 DRC概述验证工具介绍DivaCalibre演示•DRC（Design Rules Check），用来检查版图设计与工艺规则的一致性•基本设计规则包括各层的宽度、相同层次之间的间距及不同层次之间的间距、包含关系等•设计规则的规定是根据工艺变化而变化的•在特殊的设计需求下，设计规则允许部分的弹性但是设计人员需掌握违背规则对电路的影响一般不能违反）2024/9/164单击此处编辑母版标题样式 具体的设计规则概述验证工具介绍DivaCalibre演示 N WELL(TB):a.N-well width for interconnect 2.5b.N-well width for resistor 4.0c.N-well spacing with different potential 4.0d.N-well spacing with same potential 1.4e.Overlap from N-well to N+ inside N-well 0.4f.Space from N-well to N+ outside N-well 2.1g.Overlap from N-well to P+ inside N-well 1.3h.Space from N-well to P+ outside N-well 0.82024/9/165单击此处编辑母版标题样式 LVS•编辑好的版图通过设计规则检查后，可能还存在错误，这些错误不是由于违反了设计规则，而可能是与电路图不一致导致的。

由于版图中少连了一根连线对整个芯片来说都是 致 命 的 ， 所 以 必 须 要 通 过 LVS（ Layout Versus Schematic）检查•实际上就是将从版图中提取出的电路网表，与电路图中的网表文件进行比较概述验证工具介绍DivaCalibre演示2024/9/166单击此处编辑母版标题样式 后仿真•提取版图中的寄生参数并将其代入电路中进行仿真，这就是我们所说的后仿真（Post-simulation）概述验证工具介绍DivaCalibre演示2024/9/167单击此处编辑母版标题样式验证工具介绍DivaCalibre演示概述 验证工具Assura Diva DraculaHerculesCalibre2024/9/168单击此处编辑母版标题样式DivaCalibre演示•Diva简介•DRC文件编写规则•EXT文件编写规则•LVS文件编写规则验证工具介绍概述 Diva工具介绍2024/9/169单击此处编辑母版标题样式DivaCalibre演示 Diva是Cadence软件中的验证工具集，用它可以处理物理版图和准备好的电气数据，从而进行版图和电路图的对比。

Diva工具集包括以下部分：•版图设计规则检查（iDRC）•版图参数提取（iLPE）•寄生电阻提取（iPRE）•电气规则检查（iERC）•版图与线路图比较程序（iLVS）验证工具介绍概述 Diva简介2024/9/1610单击此处编辑母版标题样式DivaCalibre演示•Diva的各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行例如：要执行LVS就要先执行EXTRACT（版图参数提取）等•运行Diva前，需要准备好规则验证文件可以把这些文件放置在任何目录下•这些规则文件有各自的规定名称，如：做DRC规则文件应以divaDRC.rul命名，版图参数提取文件以divaEXT.rul命名LVS规则文件应以divaLVS.rul命名验证工具介绍概述 Diva简介（续）2024/9/1611单击此处编辑母版标题样式DivaCalibre演示1、首先需要根据工艺来制订版图设计规则验证工具介绍概述 DRC规则文件的编写2024/9/1612单击此处编辑母版标题样式DivaCalibre演示2、编写相应的DRC规则检查文件 一个完整DRC规则文件通常包括：•层次处理命令（用于生成规则文件中所要应用到的层次，可以是原始层，也可以是衍生层）•规则检查及错误输出•必要的注释 注释符为/*……*/验证工具介绍概述 DRC文件编写规则2024/9/1613单击此处编辑母版标题样式DivaCalibre演示•逻辑命令 geomAnd geomOr•关系命令 geomInside geomStraddle geomCoincident•尺寸命令 geomSize验证工具介绍概述 常用层次处理命令2024/9/1614单击此处编辑母版标题样式DivaCalibre演示•输出两个不同层次或边界之间的交叠部分，一般存在两个输入层以及一个输出层。

•例：ngate=geomAnd(ndiff poly)验证工具介绍概述 逻辑命令—geomAnd2024/9/1615单击此处编辑母版标题样式DivaCalibre演示•输出所有的输入层，这些层次将会被合并成为一个新层次•例：nwell=geomOr(nwell DNW)验证工具介绍概述 逻辑命令—geomOr2024/9/1616单击此处编辑母版标题样式DivaCalibre演示•输出完全处于第二输入层中的第一输入层，两层可以内切•例：ptap=geomInside(pdiff pw)验证工具介绍概述 关系命令—geomInside2024/9/1617单击此处编辑母版标题样式DivaCalibre演示•输出为有部分面积被第二输入层所覆盖的第一输入层•例：codepoly1=geomStraddle(poly1 romcode)验证工具介绍概述 关系命令—geomStraddle2024/9/1618单击此处编辑母版标题样式DivaCalibre演示•输出与第二输入层内切的第一输入层•例：ngate=geomCoincident(ngate poly)验证工具介绍概述 关系命令—geomCoincident2024/9/1619单击此处编辑母版标题样式DivaCalibre演示•按输入的数值扩张或者收缩输入层。

其中正值表示扩张，负值表示收缩，一般只有一个输入层•例：pads=geomSize(pad 5.0)验证工具介绍概述 尺寸命令—geomSize2024/9/1620单击此处编辑母版标题样式DivaCalibre演示•在设计规则检查中，主要的语句就是drc()， [outlayer]=drc(inlayer1 [inlayer2] function)•outlayer 表示输出层，如果给出了输出层，则通过drc规则检查出的错误图形就保存在该输出层中•inlayer1和inlayer2代表要处理的版图层次有些规则规定的只是对单一层次的要求比如接触孔的宽度，那么可以只有inlayer1而有些规则定义的是两个层次之间的关系，比如接触孔和金属之间的距离，那么drc语句中需要有两个输入层验证工具介绍概述 DRC规则语句2024/9/1621单击此处编辑母版标题样式DivaCalibre演示•function中定义了实际检查的规则，关键字有sep（sepration， 不 同 图 形 之 间 的 间 距 ） ， width（ 图 形 的 宽 度 ） ，enc（enclosure，露头），ovlp（overlap ，覆盖），area（图形面积），notch（凹槽的宽度）。

验证工具介绍概述 DRC规则语句（续1）2024/9/1622单击此处编辑母版标题样式DivaCalibre演示•例：drc(nwell width<4.8u “Minimum nwell width = 4.8u”) 在此例中，没有outlayer的定义，所以发现的错误都直接 显示在nwell层上验证工具介绍概述 DRC规则语句（续2）2024/9/1623单击此处编辑母版标题样式DivaCalibre演示 通过DRC检查的版图还需要进行LVS检查，也就是版图和电路图一致性检查，这项检查实际上就是将从版图中提取出的电路的网表，与线路图的网表进行比较所以，进行LVS检查的第一步就是通过EXT规则文件从版图中提取出电路的网表验证工具介绍概述 EXT规则文件2024/9/1624单击此处编辑母版标题样式DivaCalibre演示（1）定义层次（定义原始层，识别层，以及器件端口对应层）（2）定义层次间的连接关系（使用geomConnect语句将版图间的不同层次连接起来）（3）器件的提取（使用extractDevice语句）（4）器件尺寸测量（使用measureParameter语句）（5）使用saveInterconnect命令把连接的层次写在提取出来的网表中，以便在做LVS时，可以与电路图中的网表进行比较。

6）使用saveRecognition命令，将提取步骤产生的已经识别的器件的识别层图形保存下来验证工具介绍概述 EXT规则文件的编写2024/9/1625单击此处编辑母版标题样式DivaCalibre演示一个EXT规则文件只能有一个geomConnect语句，例如：geomConnect(via(contact psd nsd poly metal1)via(via metal1 metal2))以上语句表示：在有contact的地方，psd nsd poly与metal1是相互连接的在有via的地方，metal1和metal2相连验证工具介绍概述 geomConnect语句2024/9/1626单击此处编辑母版标题样式DivaCalibre演示•extractDevice(reclayer termlayer model)•reclayer是识别层，它应该是后来通过逻辑关系生成的衍生层，一个器件的识别层不存在于其他器件之中，这个层次上的每一个图形都会被当做一个元器件•termlayer是端口层，它表示的是元器件的端口一定要是可以连接的层次具体的端口定义因元器件而异•model指的是元器件的类型，需要与端口要对应。

例如： extractDevice( pgate GT (“G”) psd (“S” “D”) NT (“B”) “pmos4 symbol analogLib”)验证工具介绍概述 extractDevice语句2024/9/1627单击此处编辑母版标题样式DivaCalibre演示Wn=measureParameter(length (ngate butting nsd) 0.5)这一句测量的是nmos管的沟道宽度，注意后面的0.5必须加上，否则测出的将是两倍的沟道宽度（两根红线而不是一根红线的长度）验证工具介绍概述 measureParameter 语句2024/9/1628单击此处编辑母版标题样式DivaCalibre演示saveInterconnect(nsd psd poly contact metal1)•使用saveInterconnect这个命令把连接的层次写到提取出来的网表中，以便在做LVS时，可以与电路图中的网表进行比较•saveInterconnect语 句 中 的 层 次 必 须 是 之 前geomConnect语句中出现过的层次验证工具介绍概述 saveInterconnect语句2024/9/1629单击此处编辑母版标题样式DivaCalibre演示 这个命令将提取步骤产生的已经识别的器件的识别层图形保存下来。

保存名称通常和extractDevice语句中的识别层名称一致•saveRecognition(ngate “ngate”)•saveRecognition(pgate “pgate”)验证工具介绍概述 saveRecognition语句2024/9/1630单击此处编辑母版标题样式DivaCalibre演示在进行版图提取前，还需要在版图中生成与电路图中管脚相对应的PIN方法如下：•在LSW窗口中，选中第一层金属代表的层次，然后在Virtuoso环境菜单中选择Create-Pin，这时会出来以下窗口验证工具介绍概述 版图提取说明2024/9/1631单击此处编辑母版标题样式DivaCalibre演示•填上端口的名称（Terminal Names 和Schematic中的端口名称要一样）、模式（Mode，一般选rectangle）、输入输出类型（I/O Type）等至于create Label属于可选项，选上后，端口的名称将在版图中显示验证工具介绍概述 版图提取说明（续）2024/9/1632单击此处编辑母版标题样式DivaCalibre演示 LVS文件中的逻辑结构相对比较简单。

只需进行网表比较，参数比较，以及把一些并联或串联的元器件合并成一个器件即可所以这一部分文件不会因为层次不同而有很大不同，根据范本做少许改动即可验证工具介绍概述 LVS规则文件的编写2024/9/1633单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 LVS文件例子电容比较语句2024/9/1634单击此处编辑母版标题样式DivaCalibre演示1、欠压保护电路验证工具介绍概述 实例介绍2024/9/1635单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 运行Diva中的DRC工具2024/9/1636单击此处编辑母版标题样式DivaCalibre演示Checking Method：选择检查版图的方法flat：检查版图中所有图形，不检查子版图hierarchical：利用层次之间的结构关系和模式识别优化，检查版图中单元块内部的版图hier w/o optimization：利用层次之间的结构关系而不用模式识别优化，检查版图中单元块内部的版图默认选择Flat模块验证工具介绍概述 Diva中的DRC工具介绍2024/9/1637单击此处编辑母版标题样式DivaCalibre演示Checking Limit：用来选择检查哪一部分的版图。

full：表示检查整个版图incremental：表示检查自从上一次DRC检查以来，改变的版图by area：表示检查指定区域的版图默认选择full模式Rules File表明DRC规则文件的名称Rules Library 表明DRC规则文件所在的库的名称验证工具介绍概述Diva中的DRC工具介绍（续）（二）2024/9/1638单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 DRC运行结果逐条执行DRC检查运行结果总结： 0 error2024/9/1639单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 运行Diva中的EXT工具指定EXT规则文件的位置 Verify->extractor2024/9/1640单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 EXT运行结果从版图中提取出了9个nmos管从版图中提取出了9个pmos管从版图中提取出了47个电阻没有错误2024/9/1641单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 提取出的电路连线图2024/9/1642单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 运行Diva中的LVS工具选择要比较的电路图所在的位置选择版图中提取出的需要比较的网表指定LVS规则文件路径Verify->LVS2024/9/1643单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 LVS运行结果错误LVS未通过错误2024/9/1644单击此处编辑母版标题样式DivaCalibre演示验证工具介绍概述 LVS错误显示方法单击 Error Display则能看到版图与电路图不一致的地方。

2024/9/1645单击此处编辑母版标题样式DivaCalibre演示•在实际芯片中，由于工艺上的或是其他的一些不可避免的因素的影响，会产生一些寄生的元件比如说，寄生电容、寄生电阻等等•而这些寄生元件又往往会对我们的电路特性带来负面的影响，所以我们必须充分考虑，并且定量仿真其带来的影响•这个仿真称为后仿真后仿真就是提取版图中的寄生参数并将其带入电路中进行仿真后仿真的结果才是最接近实际芯片性能的仿真结果验证工具介绍概述 后仿真2024/9/1646单击此处编辑母版标题样式DivaCalibre演示•在后仿真前也需要进行版图提取相比于LVS前的版图提取，这里的版图提取，不仅要提取出电路本身含有的器件，还要提取出寄生器件（寄生电阻和寄生电容等）•所以，同样需要一个版图提取文件，这个文件中的提取方法与LVS中的提取方法相同验证工具介绍概述 寄生参数提取2024/9/1647单击此处编辑母版标题样式DivaCalibre演示•measureResistance 语句•measureParasitic语句•saveParasitic语句验证工具介绍概述 寄生参数提取语句2024/9/1648单击此处编辑母版标题样式DivaCalibre演示•measureResistance 语句用来从互联层中提取寄生电阻-电容网络。

•measureResistance语 句 处 理 的 层 次 必 须 是 在geomConnect语 句 中 被 定 义 的 连 接 层 ， 并 且 必 须 在geomConnect语句之后使用该语句•res_metal1=measureResistance(metal1 “res ivpcell EXT csmc” 0.05 “r” (ignore<=0.1) )验证工具介绍概述 measureResistance语句介绍2024/9/1649单击此处编辑母版标题样式DivaCalibre演示•这个函数通过测量层次或层次之间的关系来获得寄生参数•cap= measureParasitic( area ( poly over metal ) 0.03 two_net )•表示通过计算poly和metal这两层之间的重叠面积，再乘一个系数0.03，来得到一个带电容值的两端电容器件验证工具介绍概述 measureParasitic语句2024/9/1650单击此处编辑母版标题样式DivaCalibre演示•将测量值作为寄生器件保存到extracted view中，在view中的相应位置会产生相应器件，而这些测量值将作为器件的属性被保存。

•saveParasitic( c_p “PLUS” “MINUS” “c” “cap ivpcell EXTcsmc”)•这条语句表示把c_p这个值作为两端电容模型（cap）进行保存，并把这个数值存在参数c中，这个c参数即为寄生电容的容值验证工具介绍概述 saveParasitic语句2024/9/1651单击此处编辑母版标题样式DivaCalibre演示•当寄生参数提取完成后，将这些参数加入到原来的网表中，利用此网表重新进行各项性能的仿真，得到的仿真结果即为后仿真结果，该结果与实际流片得到的芯片结果更为相近验证工具介绍概述 后仿真过程后仿真过程2024/9/1652单击此处编辑母版标题样式Calibre演示 Calibre简介•Mentor Graphics 的Calibre是深亚微米物理验证的工业标准•Calibre具有先进的分层次处理功能，是唯一能在提高验证速率的同时，可最佳化重复设计层次化的实体验证工具•代工厂提供的PDK中基本都含有适用于Calibre验证工具的规则文件（无需自己编写）验证工具介绍概述Diva2024/9/1653单击此处编辑母版标题样式Calibre演示 Calibre规则文件主要包含五个部分：•系统设置•层次定义•层次处理•检查程序•输出描述具体可以参考：Standard Verification Rule Format(SVRF)验证工具介绍概述Diva2024/9/1654单击此处编辑母版标题样式Calibre演示 运行Calibre我们已经将calibre链接进cadence环境中•DRC----Design Rules Check•LVS----Layout Versus Schematic•PEX----Parasitic Extraction using Xcalibre•RVE----Results Viewing Environment验证工具介绍概述Diva2024/9/1655单击此处编辑母版标题样式Calibre演示 Calibre中DRC的执行流程验证工具介绍概述Diva2024/9/1656单击此处编辑母版标题样式Calibre演示 DRC的运行步骤验证工具介绍概述Diva2024/9/1657单击此处编辑母版标题样式Calibre演示 DRC的运行步骤（续1）•输入Calibre DRC的rule files•输入运行Calibre DRC的文件夹验证工具介绍概述Diva•输 入 layout file， 或 导 入layout view使其自动生成。

2024/9/1658单击此处编辑母版标题样式Calibre演示 DRC的运行步骤（续2）•指定DRC Result的文件名和格式•Run完 DRC后 立 即开启RVE窗口•指定DRC Report的文件名，可选择每run一次DRC，就覆盖原先的report文件验证工具介绍概述Diva2024/9/1659单击此处编辑母版标题样式Calibre演示 DRC的运行步骤（续3）点击setup->select checks•这里给出rule file中所有的rule，可以选择某些rule不做check•对 于 rule file定 义 的groups，也可选择某些group不做check•下方窗口显示rule的解释验证工具介绍概述Diva2024/9/1660单击此处编辑母版标题样式Calibre演示 DRC运行步骤（续4）Run control，可选择是否在本地服务器上运行DRC，一般选择默认值验证工具介绍概述Diva2024/9/1661单击此处编辑母版标题样式Calibre演示 DRC运行步骤（续5）验证工具介绍概述Diva点击 Run DRC来执行DRC检测2024/9/1662单击此处编辑母版标题样式Calibre演示 DRC运行结果•显示DRC规则检测中检测出的违反DRC rule的error•Click坐 标 ， 可 在 layout view中显示出error的地方•违反rule的解释验证工具介绍概述Diva2024/9/1663单击此处编辑母版标题样式Calibre演示 DRC运行报告•将error更正后，重新run DRC，直到没有error为止。

也 可 以 看 summary report中 ， rule check result statistics栏有没有违反的地方验证工具介绍概述Diva2024/9/1664单击此处编辑母版标题样式Calibre演示 注意事项•在版图中Nwell需要打孔接电源，衬底需要打孔接地•电源和地需要打标签，用标签层验证工具介绍概述Diva2024/9/1665单击此处编辑母版标题样式Calibre演示 其他规则文件•Design for manufacturability(DFM) 可制造性设计 可将其视为一种加强的DRC•Anenna Ratio Effect Generic Prevention 防止天线效应设计 可将其视为一种和density有关的DRC 验证工具介绍概述Diva2024/9/1666单击此处编辑母版标题样式Calibre演示 天线效应•跳线法(可以向上或者向下跳)•加入保护二极管验证工具介绍概述Diva•During the fabrication process, metal and poly interconnect paths can act like antennas and build up electrical charge.•Charges of sufficient magnitude may find a path to ground by arcing from poly through the oxide layer to the well in a gate region, thereby damaging or destroying the gate.2024/9/1667单击此处编辑母版标题样式Calibre演示 LVS检查•检查版图与电路图的一致性•执行LVS前应先完成DRC•Tape-out （流片）之前LVS结果应该是Error-free•LVS的正确性依赖于TEXTlabel的正确对应验证工具介绍概述Diva2024/9/1668单击此处编辑母版标题样式Calibre演示 Calibre中LVS的执行流程验证工具介绍概述Diva2024/9/1669单击此处编辑母版标题样式Calibre演示 LVS运行步骤验证工具介绍概述Diva2024/9/1670单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续1）验证工具介绍概述Diva•输入Calibre LVS的rule files•输入运行 Calibre LVS的文件夹•可指定run Hierarchical 或Flat模式，layout与source的形式选择Layout vs Netlist•版图的输入源输入layout file，或导入layout view使其自动生成。

2024/9/1671单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续2）验证工具介绍概述Diva•电路图的输入源输入.net格式的文件，或从Schematic viewer import，通常采用导入的方法这里需要注意model name 的一致性2024/9/1672单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续3）验证工具介绍概述Diva•指定LVS Result的文件名•run完 LVS后 立 即 检 视report•建立SVDB database并在run完LVS后开启RVE来查看error2024/9/1673单击此处编辑母版标题样式Calibre演示 LVS运行步骤（续4）验证工具介绍概述Diva2024/9/1674单击此处编辑母版标题样式Calibre演示 LVS运行结果验证工具介绍概述Diva•设置好后点击Run LVS，如果出现错误，则需要返回Layout或者Schematic中进行修改例如：修改连线、端口、器件参数等2024/9/1675单击此处编辑母版标题样式Calibre演示 LVS运行结果（续1）验证工具介绍概述Diva•LVS report 开始会记录使用的layout netlist，source netlist，rule file，run directory与calibre的版本。

•若有error会在report开头有个X符号，否则为笑脸2024/9/1676单击此处编辑母版标题样式Calibre演示 LVS运行结果（续2）•layout的net比source的多，说明layout中有开路情况•Layout的net比source的少，说明layout中有短路情况验证工具介绍概述Diva2024/9/1677单击此处编辑母版标题样式Calibre演示 LVS运行结果（续2）•layout的net比source的多，说明layout中有一处开路•Layout的net比source的少，说明layout中有一处短路验证工具介绍概述Diva2024/9/1678单击此处编辑母版标题样式Calibre演示 LVS运行结果（续3）•一般错误都可以在RVE window中被找到，并被修改正确•有时候一个错误会导致许多错误，所以需要耐心，信心验证工具介绍概述Diva2024/9/1679单击此处编辑母版标题样式Calibre演示 LVS运行结果（续4）•修正error后，重新run LVS，在report上出现笑脸符号代表LVS check完全正确，RVE也将显示Design Match验证工具介绍概述Diva2024/9/1680单击此处编辑母版标题样式Calibre演示 带IO PAD的LVS•IO PAD通常由Foundrt 提供，其内部主要是ESD和压焊块。

•为了避免核心电路（Core）与IO PAD开路，有必要进行带IO PAD的LVS验证工具介绍概述Diva2024/9/1681单击此处编辑母版标题样式Calibre演示 生成IO PAD symbol的方法两种方式：•直接在symbol视窗下制作，完成后生成相应的schematic•先在schematic下添加正确的pins，完成后生成相应的symbol验证工具介绍概述Diva2024/9/1682单击此处编辑母版标题样式Calibre演示 加入IO symbol•在schematic中添加需要的IO symbol•注意给PAD供电的电源以及他们的port name•不要忘记数字部分与模拟部分中间用于隔离的PDIODEX的symbol验证工具介绍概述Diva2024/9/1683单击此处编辑母版标题样式Calibre演示 未加IO netlist的LVS结果•Run LVS时出现很多错误，这是因为symbol只带有输入、输出的关系，内部netlist为空，因此需要添加io的netlist验证工具介绍概述Diva2024/9/1684单击此处编辑母版标题样式Calibre演示 添加IO netlist的方法•将IO的.sp文件中相应的IO PAD的netlist复制到LVS中生成的source的netlist中，即在电路图的网表中添加好了IO的netlist。

验证工具介绍概述Diva2024/9/1685单击此处编辑母版标题样式Calibre演示 添加IO netlist后的LVS结果•逐条检查这些出错信息，发现均为IO内部出错，而IO为Foundry提供的标准单元，一般不推荐用户进行改动所以，此时可以认为带IO的LVS已经完成验证工具介绍概述Diva2024/9/1686单击此处编辑母版标题样式Calibre演示 后仿真步骤1.导入寄生参数提取规则文件进行寄生参数提取2.由于后仿真时没有视图，所以需要建立一个具有spectre属性的视图，用于在后仿真时替代前仿真中的symbol3.修改spectre的CDF参数，建立 spectre与calibre生成文件之间的联系4.在仿真model中调用PEX生成的主文件即可进行后仿真验证工具介绍概述Diva2024/9/1687单击此处编辑母版标题样式Calibre演示 Calibre中寄生参数提取流程验证工具介绍概述Diva2024/9/1688单击此处编辑母版标题样式Calibre演示 寄生器件类型验证工具介绍概述Diva•Capacitance 两导体间存在电荷•Resistance 会限制流过导体的电流•Inductance 电流流经导体时产生的磁场效应2024/9/1689单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤验证工具介绍概述Diva2024/9/1690单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续1）•输入Calibre PEX的rule files•输入运行 Calibre PEX的文件夹验证工具介绍概述Diva•输入layout file，或导入layout view使其自动生成2024/9/1691单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续2）•提取类型选择晶体管级、寄生电阻以及电容、无电感•Netlist选择生成的格式为spectre，name从layout来，与layout保持一致•完成PEX后自动打开netlist file验证工具介绍概述Diva2024/9/1692单击此处编辑母版标题样式Calibre演示 寄生参数提取步骤（续3）•执 行 寄 生 参 数 提 取 后 会 生 成 三 个 文 件 ， 其 中***.netlist是主文件，包含版图本身的元件，在主文件中有两个include语句，将两个寄生参数文件包含进来。

验证工具介绍概述Diva2024/9/1693单击此处编辑母版标题样式Calibre演示 使用Calibre的小技巧•Common to DRC/LVS/PEX验证工具介绍概述Diva•保存runset file后可在下次调用时自动添加设置，方便使用2024/9/1694单击此处编辑母版标题样式Calibre演示 使用Calibre的小技巧（续）（二）•Common to DRC/LVS/PEX验证工具介绍概述Diva•Set separate run directory for every DRC/LVS/PEX, avoid mistake due to multiple running2024/9/1695单击此处编辑母版标题样式Calibre演示 Symbol视图的生成•Choose the location of symbol pins验证工具介绍概述Diva2024/9/1696单击此处编辑母版标题样式Calibre演示 Spectre 视图的生成（续）•打开修改后的symbol视图，Design->Save as…•View Name 修改为spectre•post simulation时调用这个spectre视图进行仿真验证工具介绍概述Diva2024/9/1697单击此处编辑母版标题样式Calibre演示 CDF参数•The Component Description Format(CDF)•描述各个组件和组件库的参数和属性参数。

CDF允许您创建和描述自己的组件验证工具介绍概述Diva2024/9/1698单击此处编辑母版标题样式Calibre演示 修改CDF参数•Every time you create a new symbol， its CDF parameters will be auto-created•So deleting the old CDF is advised before filling the new•重启后需重新设置验证工具介绍概述Diva2024/9/1699单击此处编辑母版标题样式Calibre演示 修改CDF参数（续1）在Component Parameters中选择Add，在弹出的对话框中，name项填写model，prompt项填写Model Name，defvalue项写上cell的名字（whole），点击OK保存验证工具介绍概述Diva2024/9/16100单击此处编辑母版标题样式Calibre演示 修改CDF参数（续2）打开Calibre PEX生成的.netlist文件，model项填写当前cell的名称在下方的Simulation Information中的spectre栏填写端口名称。

特别注意，端口名称的内容和顺序必须和*.netlist文件中的完全一致验证工具介绍概述Diva2024/9/16101单击此处编辑母版标题样式Calibre演示 后仿真电路图验证工具介绍概述Diva2024/9/16102单击此处编辑母版标题样式Calibre演示 后仿真模型设置验证工具介绍概述Diva2024/9/16103单击此处编辑母版标题样式Calibre演示验证工具介绍概述Diva 演示•Diva演示•Calibre演示2024/9/16104单击此处编辑母版标题样式 作业画好版图（该版图与上节课的版图一致），通过DRC以及LVS检查，给出前仿，后仿结果2024/9/16105单击此处编辑母版标题样式EMAIL: hany@ TEL: 0571-87953116 Thanks for your time !106单击此处编辑母版标题样式面积为0.165*0.118mm2=0.01947mm2 参考答案采用CSMC 0.5 μm工艺绘制的版图：2024/9/16107单击此处编辑母版标题样式 参考答案（续1）DRC： 无错误2024/9/16108单击此处编辑母版标题样式 参考答案（续2）LVS： 无错误2024/9/16109单击此处编辑母版标题样式 参考答案（续3）前仿真结果：前仿真频率（30.780KHz）2024/9/16110单击此处编辑母版标题样式 参考答案（续4）后仿真结果：后仿真频率（31.437KHz）2024/9/16111。