好文档就是一把金锄头!
欢迎来到金锄头文库![会员中心]
电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

Multisim在数字逻辑电路中的运用.ppt

150页
  • 卖家[上传人]:012****78
  • 文档编号:125585494
  • 上传时间:2020-03-18
  • 文档格式:PPT
  • 文档大小:2.67MB
  • / 150 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • 第8章 Multisim在数字逻辑电路中的应用 8 1 数字逻辑电路的创建 8 2 全加器及其应用 8 3 译码器及其应用 8 4 数据选择器及其应用 8 5 组合逻辑电路的冒险现象 8 6 触发器 8 7 同步时序电路分析及设计 8 8 集成异步计数器及其应用 8 9 集成同步计数器及其应用 8 10 移位寄存器及其应用 8 11 电阻网络DAC设计 8 12 555定时器及其应用 8 13 数字电路综合设计 数字钟 8 14 数字电路综合设计 数字式抢答器 8 15 数字电路综合设计 数字频率计 习题 8 1 数字逻辑电路的创建 1 创建数字逻辑电路 1 在元 器 件库中单击TTL 再单击74系列 选中非门 7404N芯片 单击OK确认 这时会出现图8 1所示窗口 该窗 口表示7404N这个芯片里有六个功能完全相同的非门 可以选 用Section A B C D E F六个非门中的任何一个 单击 任何一个即可选定一个非门 若不用时单击Cancel 2 同理 在元 器 件库中单击TTL 再单击74系列 选 中或门7432N和与非门7400N芯片 3 在仪器库中单击Logic converter 逻辑转换仪 这时会 出现一个仪器 拖到指定位置点击即可 4 输入信号接逻辑转换仪的输入端A B C 输出 信号接逻辑转换仪的输出端 OUT 连接电路如图8 2所示 图8 2 数字逻辑电路 2 用逻辑转换仪得到图8 2所示电路的真值表 双击逻辑转换仪 再点击 则电路 转换到真值表 得到电路的真值表如图8 3所示 图8 3 数字逻辑电路的真值表 3 用逻辑转换仪对图8 2所示电路直接进行逻辑函数的 化简以得出最简表达式 双击逻辑转换仪 再点击 则真 值表转换到最简表达式 得到电路的最简表达式 如图8 4中 最下面一行所示 图8 4 最简表达式 4 用逻辑转换仪得到用与非门构成的电路 双击逻辑转换仪 再点击 则表 达式转换到与非门 得到用与非门构成的电路 如图8 5所 示 图8 5 用与非门构成的电路 8 2 全加器及其应用 例8 1 用74HC283D设计一个8421BCD码加法电路 完成 两个一位8421BCD码的加法运算 输入 输出均采用8421BCD 码表示 1 原理 两个一位十进制数相加 若考虑低位来的进位 其和应 为0 19 8421BCD码加法器的输入 输出都采用8421BCD码 表示 其进位规律为逢十进一 而74HC283D是按两个四位二 进制数进行运算的 其进位规律为逢十六进一 故二者的进 位关系不同 当和数大于9时 8421BCD码应产生进位 而十 六进制还不可能产生进位 为此应对结果进行修正 当结果 大于9时 需要加6 0110B 修正 故修正电路应含一个判9电路 当结果大于9时对结果加0110 小于等于9时加0000 大于9的数是最小项的m10 m15 除了上述情况大于9 时外 如相加结果产生了进位位 其结果必定大于9 因此 大于9的条件为 全加器74HC283D的A4A3A2A1 B4B3B2B1为两个四位 二进制数输入端 SUM1 SUM2 SUM3 SUM4为相加的 和 C0为低位来的进位 C4为向高位产生的进位 2 创建电路 用字信号发生器产生8421BCD码 并用显示器件显示 8421BCD码 1 在元 器 件库中单击CMOS 再单击74HC系列 选中 74HC283D 单击OK确认 这时会出现一个器件 拖到指定 位置点击即可 2 在器件库中单击TTL 再单击74系列 选中二输入与 非门7400N和三输入与非门7410N芯片 3 在右侧仪器库中单击Word Genvertor 字信号发生器 这时会出现一个仪器 拖到指定位置点击即可 4 在器件库中单击显示器件 选中数码管 单击OK确认 这时会出现一个器件 拖到指定位置点击即可 为了便于 观察 可将输入 输出信号均接入数码管 由此得到具有修 正电路的8421BCD码加法电路 如图8 6所示 3 观测输 出 双击Word Genvertor 字信号发生器 图标 对面板上的各 个选项和参数进行适当设置 在Address 地址 区 起始地址 Initial栏 为0000 终止地 址 Final栏 为0009 在Controls 控制 区 点击Cycle按钮 选择循环输出方 式 点击Pattern按钮 在弹出对话框中选择Up Counter选项 按逐个加1递增的方式进行编码 在Trigger区 点击按钮Internal 选择内部触发方式 图8 6 一位8421BCD码加法电路 8 3 译码器及其应用 常见的MSI 中规模集成电路 译码器有二进制译码器 如2 4 3 8 4 16译码器等 和二 十进制译码器 也称作4 10译 码器 等 MSI译码器74LS138是3 8译码器 其逻辑符号如图 8 7中器件U4所示 U4中A B C是地址输入端 G1 G2A G2B是使能端 Y0Y1Y2Y3Y4Y5Y6Y7是输出端 且输出 低电平有效 输入变量的每一种取值组合只能使某一个输出 有效 例8 2 用集成3 8译码器74LS138D组成一位全加器完成 两个一位二进制数的加法运算 1 原理 两个一位二进制数的加法运算的真值表如表8 1所示 表8 1 全加器的真值表 由全加器的真值表显然有 其中 A B分别为加数和被加数 C为低位向本位产生的 进位 Fi为相加的和 Ci 1为本位向高位产生的进位 2 创建电路 1 在元 器 件库中单击TTL 再单击74LS系列 选中 74LS138D 单击OK确认 这时会出现一个器件 拖到指定 位置点击即可 2 在元 器 件库中单击MISC 再单击门电路 选中四输 入与非门NAND4 单击OK确认 用两个与非门实现逻辑函数 3 在元 器 件库中单击显示器件 选小灯泡来显示数据 为了便于观察 可将输入 输出信号均接入小灯泡 4 在元 器 库中单击Word Genvertor 字信号发生器 拖到指定位置 用它产生数码 5 在元 器 件库中单击Sources 信号源 选中电源VCC 和地 双击电源VCC图标 设置电压为5 V 使能端G1接电 源VCC G2A G2B接地 连接电路如图8 7所示 图8 7 74LS138D译码器构成一位全加器 3 观测输 出 双击Word Genvertor 字信号发生器 图标 在Address 地 址 区 起始地址 Initial栏 设为0000 终止地址 Final栏 设为 0007 在Controls 控制 区 点击Cycle按钮 选择循环输出方 式 点击Pattern按钮 在弹出的对话框中选择Up Counter选 项 按逐个加1递增的方式进行编码 在Trigger区 点击按钮Internal 选择内部触发方式 在Frequency区 设置输出的频率为1 kHz 运行仿真开关 可以观察运算结果 探测器发光表示数 据为 1 不发光表示数据为 0 其中 X1 X2表示加 数 被加数 X5表示低位向本位产生的进位 X4表示相加的 和 X3表示本位向高位产生的进位 8 4 数据选择器及其应用 集成数据选择器 MUX 74LS151D 八选一 74LS153D 双 四选一 是较常用的数据选择器 双四选一数据选择器 74LS153D包含了两个四选一MUX 地址输入端A1和A0由两 个MUX公用 每个MUX各有四个数据输入端 一个使能端EN 和一个输出端Y 74LS153D的逻辑符号如图8 8中器件U3所示 U3中最上边的1端和0端分别对应芯片管腿2和14脚 是地址 A1和A0的输入端 EN对应芯片管腿1 15脚 是使能端 且输 入低电平有效 0端 1端 2端 3端分别对应芯片管腿6 5 4 3脚 是数据1D0 1D1 1D2 1D3的输入端 芯片管腿10 11 12 13脚是数据2D0 2D1 2D2 2D3的输入端 芯片 的7端和9端分别是输出端1Y和2Y 单个四选一MUX的输出函数为 数据选择器用途很多 可以实现组合逻辑函数 多路信 号分时传送 并 串转换 产生序列信号等 例8 3 用74LS153D双四选一数据选择器实现一位全加器 1 原理 由于一位全加器有三个输入信号Ai Bi Ci 而 74LS153D仅有1端 0端 分别对应芯片管脚2 14 两个地址 输入端 选Ai 图8 8中X5 Bi 图8 8中X2 作为地址输入A1和 A0 分别对应芯片管脚2 14 已知全加器的输出函数如下 本位相加的和 本位向高位产生的进位 考虑到四选一MUX的输出 则Fi相应的余函数为 和 即现在A1 2脚 Ai A0 14脚 Bi 若1D0 6脚 1D3 3脚 Ci 1D1 5脚 1D2 4脚 则1Y 7 脚 Fi 同样 将Ci 1表示为 若四选一MUX的输入2D0 10脚 0 2D1 11脚 2D2 12脚 Ci 2D3 13脚 1 则2Y 9脚 Ci 1 因此用一片双四选一MUX 74LS153D即可实现函数Fi和 Ci 1 2 创建电路 1 在元 器 件库中单击TTL 再单击74LS系列 选中 74LS153D 2 将74LS153D的使能端EN 1 15脚 接地 地址1 2脚 地址0 14脚 接字信号发生器的2端 1端 变量Ci 图中X1 接字信号发生器的0端 2D3 13脚 1接VCC 2D0 10脚 0接 地 3 用字信号发生器管脚2端 1端 0端做一位全加器三 个输入信号Ai 图8 8中X5 Bi 图8 8中X2 和Ci 图8 8中X1 4 在元 器 件库中单击指示器件 选小灯泡来显示数据 为了便于观察 可将输入 输出信号均接入小灯泡 连接 电路如图8 8所示 图8 8 74LS153D双四选一数据选择器实现一位全加器 3 观测输 出 双击Word Genvertor 字信号发生器 图标 在Address 地 址 区 将起始地址 Initial栏 设为0000 终止地址 Final栏 设 为0007 在Controls 控制 区 点击Cycle按钮 选择循环输出方式 点击Pattern按钮 在弹出的对话框中选择Up Counter选项 按逐个加1递增的方式进行编码 在Trigger区 点击按钮Internal 选择内部触发方式 在Frequency区 设置输出的频率为1 kHz 启动仿真开关 可以观察运算结果 小灯泡亮表示数据 为 1 小灯泡灭表示数据为 0 8 5 组合逻辑电路的冒险现象 由于组合逻辑电路的设计都是在输入 输出处于稳定的逻 辑电平下进行的 因此 为了保证系统工作的可靠性 有必要 考察在输入信号逻辑电平发生变化的瞬间 电路是怎样工作的 在较复杂的电路系统中 如果竞争冒险产生的尖峰脉冲使后 级电路产生错误动作 就会破坏原有的设计功能 由于引线和 器件传输与变换时存在延迟 因此 输出并不一定能立即达到 预定的状态并立即稳定在这一状态 可能要经历一个过渡过程 其间逻辑电路的输出端有可能会出现不同于原先所期望的状 态 产生瞬时的错误输出 这种现象称为险象 险象分逻辑险 象和功能险象两类 由逻辑竞争所引起的险象称逻辑险象 而 由功能竞争所引起的险象称功能险象 逻辑险象是由单个输入 信号的变化引起的 而功能险象则是由多个输入信号 同时 变化引起的 例8 4 观察逻辑函数的竞争冒险 1 原理 当函数表达式为 或时 变量X的变化会引起险 象 据此可用以下两种方法来判断是否存在逻辑险象 在卡 诺图中 函数表达式的每个积项 或和项 对应于卡诺图上的一 个卡诺圈 如果两个卡诺圈存在相切部分 且相切部分又未 被其他卡诺圈包含 那么该电路必然存在险象 因为电路的逻辑表达式在A C 0时 所以B的变化会产 生险象 而A B不论怎样变化 都不会出现 所以当C变化 时 不会引起险象 2 创建电路 1 在元 器 件库中单击TTL 再单击74系列 选中非门 74LS04D和二输入与门74LS08J 2 在元 器 件库中单击MISC 再单击门电路 选中三输 入或门OR3 3 在元 器 件库中单击Sources 信号源 选中方波。

      点击阅读更多内容
      关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
      手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
      ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.