微电子笔试题.docx

亚稳态Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求建立时间 是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间输入信号应提前 时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time. 如不满足set up t ime，这个数据就不能被这一时钟打入触发器，只有在下一个时 钟上升沿，数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来 以后，数据稳定不变的时间如果hold time不够，数据同样不能被打入触发器 建立时间（Setup Time）和保持时间（Hold time）建立时间是指在时钟边沿前， 数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据信号需要保持 不变的时间如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样到数 据，将会出现亚稳态（metAStability）的情况如果数据信号在时钟沿触发前后 持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保 持时间裕量在数字集成电路中，触发器要满足 setup/hold 的时间要求当一个信号被 寄存器锁存时，如果信号和时钟之间不满足这个要求， Q 端的值是不确定的，并 且在未知的时刻会固定到高电平或低电平。

这个过程称为亚稳态 （MetAstAbility）一些关于微电子方面的笔试题 （zz）1. FPGA和ASIC的概念，他们的区别未知）答案：FPGA是可编程ASICASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制 造的根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制， 半定制集成电路与门阵列等其它ASIC（Application Specific IC）相比，它们 又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、 质量稳定以及可实时检验等优点.2. 建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间输入 信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间 -Se tup t ime.如不满足set up t ime,这个数据就不能被这一时钟打入触发器，只 有在下一个时钟上升沿，数据才能被打入触发器保持时间是指触发器的时钟信 号上升沿到来以后，数据稳定不变的时间如果hold time不够，数据同样不能 被打入触发器建立时间是指在时钟边沿前，数据信号需要保持不变的时间保持时间是指时钟 跳变边沿后数据信号需要保持不变的时间。

如果不满足建立和保持时间的话，那 么DFF将不能正确地采样到数据，将会出现met as tability （亚稳态）的情况 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量 就分别被称为建立时间裕量和保持时间裕量3. 什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该 门的时间不一致叫竞争产生毛刺叫冒险如果布尔式中有相反的信号则可能产 生竞争和冒险现象解决方法：一是添加布尔式的消去项，二是在芯片外部加电 容4. 列举几种集成电路典型工艺工艺上常提到0.25,0.18 指的是什么？(仕兰微 面试题目)制造工艺：我们经常说的0.18 微米、0.13 微米制程，就是指制造工 艺了制造工艺直接关系到 cpu 的电气性能而 0.18 微米、0.13 微米这个尺度 就是指的是cpu核心中线路的宽度线宽越小，cpu的功耗和发热量就越低，并 可以工作在更高的频率上了所以以前 0.18 微米的 cpu 最高的频率比较低，用 0.13 微米制造工艺的 cpu 会比 0.18 微米的制造工艺的发热量低都是这个道理 了5. 集成电路前段设计流程，写出相关的工具。

扬智电子笔试) 先介绍下 IC 开发流程：1. )代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2. )电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具：Verolog：CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL :CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模拟电路仿真工具：***ANTI HSpice pspice ， spectre micro microwave: eesoft : hp3. )逻辑综合(synthesis tools)逻辑综合工具可以将设计思想 vhd 代码转化成对应一定工艺手段的门级 电路；将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表 中,返回电路仿真阶段进行再仿真。

最终仿真结果生成的网表称为物理网表7.解释setup和hold time violation,画图说明，并说明解决办法威盛VIA 2003. 11. 06上海笔试试题)Setup/holdtime 是测试芯片对输入信号和时钟信号之间的时间要求建立时间 是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间输入信号应提前 时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time. 如不满足set up t ime，这个数据就不能被这一时钟打入触发器，只有在下一个时 钟上升沿，数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来 以后，数据稳定不变的时间如果hold time不够，数据同样不能被打入触发器建立时间（Setup Time）和保持时间（Hold time）建立时间是指在时钟边沿前， 数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据信号需要保持 不变的时间如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样到数 据，将会出现 metastability 的情况如果数据信号在时钟沿触发前后持续的时 间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕 量。

6、 什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时 间不一致叫竞争产生毛刺叫冒险如果布尔式中有相反的信号则可能产生竞争 和冒险现象解决方法：一是添加布尔式的消去项，二是在芯片外部加电容7、 如何解决亚稳态飞利浦－大唐笔试）亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态当一个触发 器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定 在某个正确的电平上在这个稳定期间，触发器输出一些中间级电平，或者可能 处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式 传播下去解决方法：1 降低系统时钟频率2 用反应更快的 FF3 引入同步机制，防止亚稳态传播4 改善时钟质量，用边沿变化快速的时钟信号关键是器件使用比较好的工艺和时钟周期的裕量要大8、IC设计中同步复位与异步复位的区别南山之桥）同步复位在时钟沿采复位信号，完成复位动作异步复位不管时钟，只要复位 信号满足条件，就完成复位动作异步复位对复位信号要求比较高，不能有毛刺 如果其与时钟关系不确定，也可能出现亚稳态9、多时域设计中，如何处理信号跨时域。

南山之桥）不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第 一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两 级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口 RAM,握手 信号等跨时域的信号要经过同步器同步，防止亚稳态传播例如：时钟域1 中的一个信 号，要送到时钟域2，那么在这个信号送到时钟域2 之前，要先经过时钟域2 的 同步器同步后，才能进入时钟域2这个同步器就是两级 d 触发器，其时钟为时 钟域2的时钟这样做是怕时钟域1中的这个信号，可能不满足时钟域 2中触发 器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的这 样做只能防止亚稳态传播，但不能保证采进来的数据的正确性所以通常只同步 很少位数的信号比如控制信号，或地址当同步的是地址时，一般该地址应采 用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这 样可以降低出错概率，象异步 FIFO 的设计中，比较读写地址的大小时，就是用 这种方法如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题10、 给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。

飞利浦－大 唐笔试）Delay < period — setup - hold11、 时钟周期为T,触发器D1的寄存器到输出时间最大为Tlmax，最小为Timin 组合逻辑电路最大延迟为T2max,最小为T2min问，触发器D2的建立时间T3 和保持时间应满足什么条件华为）T3setup>T+T2max,T3hold>T1min+T2min12、 说说静态、动态时序模拟的优缺点威盛VIA 2003.11.06上海笔试试题） 静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算 信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求， 通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误它不需 要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对 芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计， 因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表 中的每一条路径因此在动态时序分析中，无法暴露一些路径上可能存在的时序 问题；13、 同步电路和异步电路的区别是什么？ 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所 有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连， 这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时 钟脉冲同步14、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型？什么是PNP、NPN?他 们有什么差别？MOS 场效应管即金属-氧化物-半导体型场效应管，英文缩写为 MOSFET（Metal-Oxide-Semiconductor Field-Effect-Transistor）,属于绝缘栅型其 主要特点是在金属栅极与沟道之间有一层二氧化硅绝缘层，因此具有很高的输入 电阻（最高可达1015Q）它也分N沟道管和P沟道管，符号如图1所示通常 是将衬底（基板）与源极 S 接在一起根据导电方式的不同， MOSFET 又分增强 型、耗尽型所谓增强型是指：当VGS=0时管子是呈截止状态，加上正确的VGS 后，多数载流子被吸引到栅极，从而“增强”了该区域的载流子，形成导电沟道 耗尽型则是指，当 VGS=0 时即形成沟道，加上正确的 VGS 时，能使多数载流子流 出沟道，因而“耗尽”了载流子，使管子转向截止PNP与NPN的区别在表面上是以PN结的方向来定义的，实际上是以三极管的结 构材料来区分的。

PNP 是两边的棒料是镓，中间的是硅。