sti工艺等.ppt

以下是以前工作留下的STI相关学习资料，整理了一下，仅供参考你们在那家代工厂开发，得和具体工程师讨论 我很多年不做辐照效应了，也没查看相关资料，这方面你们是专家我仅谈谈一些观点供参考STI 技术,STI工艺步骤 STI对器件和隔离影响 电离辐照效应看法,Why STI？,Technology: 0.35umCMOS - 0.25umCMOS Isolation: LOCOS - STI LOCOS drawback: 1. Bird’s beak; 2. poor-planarity; 3. Field oxide thinner as IC scaling-down; 4. NWE; 5. Stress-induced defects.,STI主要工艺步骤,大部分代工厂用紫色框的步骤 下面给出形貌模拟示意图Pad oxide ~110A SiN ~1600A STI depth ~0.4um,,,,STI 蚀刻形状极为重要，下面会提到liner oxide (trench liner) : ~200A ~1000C dry O2 有些用SiO2/SiN复合层trench oxide : 主要用HDPCVD oxide 有些用APCVD oxide，但是用于制作CIS。

优点是应力小、缺陷少、漏电流低CMP后 有些加Oxide 干刻蚀，目的为了整个硅片STI oxide 高度一致腐蚀SiN,阱注入、清洗等、、、 栅氧化前divot,,栅氧化和多晶硅后Good gap fill, Small bird’s beak, Top corner rounding radius, Sidewall slope(70~85o), Small oxide recess (divot), Bottom corner rounding， Less micro-loading effect.,STI 形状要求,STI 技术,STI工艺步骤 STI对器件和隔离影响 电离辐照效应看法,Intra-well Isolation (STI Isolation),特性表征: Vt, Vpt, Leakage.,寄生NMOSFET在PW内 寄生PMOSFET在NW内影响STI隔离的主要因素： STI蚀刻、深度和 STI liner oxide 质量(less Qf,Dit)等. STI附近的掺杂分布 N+和N+，P+和P+ 间距Inter-well Isolation (well Isolation),寄生N+ to NW MOSFET,寄生P+ to PW MOSFET,特性表征: Vt, Vpt, Leakage.,影响STI隔离的主要因素： STI蚀刻、深度和 STI liner oxide 质量(less Qf,Dit)等. STI附近的掺杂分布。

PW & NW recipe, thermal budget. N+和NW，P+和PW 间距STI,RNWE (or INWE) & Kink Effect,可用电场增强或并联寄生STI MOS管模型来解释Bird beak 下面栅氧较厚，掺杂较重Kink effect or double hump,STI oxide recess or divot results in two parasitic edge transistor. Sharp top corner enhances the field & reduce Vt of the parasitic transistor.,以下是相关文献总结,Diode Leakage,TI, IEDM-1996,TI, IEDM-1997/98,Isolation vs. Well E, CS E, STI depth,浅结、浅井、深槽、深CS抗闭锁浅结、浅井、深槽有利于隔离， CS的深度要优化STI mat. Depend—double hump,TI, IEDM-1996,STI mat. Depend—SW & Qbd,STI mat. Depend—NWE,STI mat. Depend—diff size, diode leakage,STI mat. Depend—STI isolation,High Temperature Re-oxidation of STI: Round top corner, Repair Si damage, Densify HDP oxide, Better RNCE & GOI, Reduce Weff (~0.15um).,HTR,Bell, IEDM-1997,HTR- temperature effects,N+ to N+ Isolation, Qbd,RNCE,RNCE-- HTR & liner oxide effects,Bell, VLSI-1999,Sacrificial oxide, liner oxide & DCE HTR,Anomalous short channel hump,Hyundai, IRPS-2000,STI 技术,STI工艺步骤 STI对器件和隔离影响 电离辐照效应看法,电离辐射主要影响Si/SiO2界面，所以STI周围的gate oxide， liner oxide，divot 形状对器件和隔离的抗辐射能力起主要作用。

Liner oxide的抗辐射能力影响well isolation和STI isolation，辐射后会产生漏电、隔离失效、甚至闩锁效应 Divot深度和divot周围氧化层的辐射正电荷会降低寄生管的Vt，NMOS管Vt降低，漏电加剧，特别是小尺寸NMOS Divot周围氧化层的辐照缺陷会加剧MOS器件的热载流子效应，降低使用寿命 工艺加固上，可考虑优化liner oxide和gate oxide条件、减小divot工艺和trench oxide，以及减少PID (plasma-induced-damage)但这些不能改动太大，否则器件model都得重新做，单元库和可靠性也得重新验证，整个加固工程变得很庞大 设计上，关键器件尽量用环形栅，缺点是占用面积大。