GSM时延估计及时延校正详细设计模块.doc

1.1时延估计基本原理在GSM光纤主从系统中，针对下行链路，为了确保所有RE能够同时进行数据发送，需 要通过测量所有远程RE与REC间的链路时延來建立两者间的同步；而针对上行，为了确 保每个RE接收的下变频数据和其从机通过光模块传输的基带数据同吋进行发送，需要测量 相邻两个RE之间的时延建立两者间的同步GSM光纤主从系统级联方式如图I所示：REC图1 GSM光纤主从系统级联方式图1中,k, h m, n G [0,255b又由级联方式可知，图2中，各时间值关系如下:/1 = /4, t2 = t3 , f = rl + /2 = t3 + t4, xg [1,4], me [0,255]v tl ► < t2 ►REC ◄—CPRI—► REm ◄—CPR—► REx2 VCPRA

因此计算公式变为：T'cablc-dclay=(Ttx-rx - Trx.tx +( m・k) X Tf)/2 = (T(x.rx - Trx.lx)/2式(3)同时，CPRI模块输出两个周期为10ms的脉冲信号，一个脉冲信号的上升沿对应的是 发送基站帧的帧头，一个脉冲信号的上升沿对应的是接收基站帧的帧头,在进行时延测量时, 可以利用该脉冲的上升沿触发或者停止定时器同样，该方法可以测量出REC与网络中所有RE的吋延值1.2时延估计模块算法流程图4以4个RE级联的方式为例，Rd、.表示第一级联支路中的第x台RE,该RE的设 备编号为lx, xGfl,4b该级联支路的时延统计值r = %ll + xl2 + xl3 + xl4,其它支路亦 思 在整个GSM主从光纤系统中，需要在REC或者RE的本地监控中都能够查到REC和 所有RE的两个时间值:每台RE到REC的时延值和每台RE的时延校正值如/?£23到REC 的时延值Tl = T2l + T22 + T23,尺鸟彳的时延校正值就等于T2 = max(Tz)-Tl, Ti表示 每台RE到REC的时延估计值RE.jTI 2—►REm◄—T15—►REj◄—TI4->◄—T22—►REmRE?RE 4REm —REM RE"RE.i v-口— RE* RE.1 —n—REu图4 GSM光纤主从系统中各时延值Z间的关系因此，时延估计主要分为两个部分：时延估计值的测量与时延校正值计算。

主控程序完成对整个时延估计流程的控制与计算，时延估计值应由REC或者RE共同完成测量后再上传 给主控程序，通过主从通讯将所有的时延估计值上传给REC的主控程序，由其统一进行计 算后将得到的结果设置到各RE的主控程序中1-2.1模块输入对主机而言，模块输入包括:信号名描述备注时钟FPGA的D C M输出76.8M复位信号F PGA芯片复位信号启动时延测量参数主控程序发出，用于启动REC对4个RE的吋延估计测量REC发送的基站帧脉冲CPRI接口模块输出，用于指/5REC信号发送的基本帧帧头REC接收的基站帧脉冲CPRI接口模块输出，用于指示REC信号接收的基本帧帧头级联支路1的第1级CPRI1第1级RE用于时延估计的定定时器计数时钟值，定时器时钟为RE发送的定时器值时器值76.8M级联支路2的第1级CPRI2第1级RE用于时延估计的定定时器计数时钟值，定时器时钟为RE发送的定时器值时器值76.8M级联支路3的第1级CPRI3第1级RE用于时延估计的定定时器计数时钟值，定时器时钟为RE发送的定时器值时器值76.8M级联支路4的第1级CPRI4第1级RE用于时延估计的定定时器计数时钟值，定时器时钟为RE发送的定时器值吋器值76.8M对从机而言，模块输入包扌舌:信号名描述备注时钟FPGA的D C M输出76.8M复位信号FPGA芯片复位信号启动时延测量参数主控程序发出，用于启动当前级RE到 最近下一级RE的吋延估计测量时延校正值当前级RE的时延校正值时钟数,76.8MRE发送的基站帧脉冲CPRI接口模块输出，用丁•指75 RE发信号送的基本帧帧头。

RE接收的基站帧脉冲信CPRI接口模块输出，用于指示RE接号收的基本帧帧头后级RE发送的timer2用于计算当前级RE与最近上一级RE定时器讣数时钟值，定时器1.2.2模块输出对主机而言，模块输出包扌舌:信号名描述备注级联支路1的第一用于CPU查询，最终提供给主控时钟数，76.8M级RE时延估计值级联支路2的第一用于CPU查询，最终提供给主控时钟数,76.8M级RE时延估计值级联支路3的第一用于CPU查询，最终提供给主控时钟数,76.8M级RE时延估计值级联支路4的第一用于CPU查询，最终提供给主控时钟数,76.8M级RE时延估计值对从机而言，模块输出包括:信号名描述备注当前级的时延估计当前级RE与最近下一级RE之间的时时钟数，76.8M测量值延估计测量值RE的时延估计RE向前级RE发送的定时器2值时钟数，76.8Mtimer2 值1.2.3算法流程Step!:针对REC和每台RE而言，由主控程序向数字单元FPGA的内嵌CPU设置“启动 时延测量”参数，CPU再通过SPI接口向逻辑单元设置该参数，完成启动功能转到S（ep2 和 Step3 o◊ 主控程序判断“启动时延测量”成立的条件是：1,系统上电并CPRI链路工作正常； 2, CPRI告警恢复；Step2：若FPGA内部的时延估计模块接收到'‘启动时延测量”参数有效后，完成以下两大 主要功能：A）◊查找最近发送的基站帧帧头，若找到，则启动定时器2,直到最近接收到下一级RE发送的基站帧帧头吋停止定吋器，保存定吋器2值。

◊查询下一级从机是否已发送其测试得到的定时器1值，若已发送，则保存，并根据 式(3)计算自身到下一级RE之间的时延值即如图4的T12, T23等◊将计算结果保存并通过CPRI协议中的用户自定义控制字将值上传至RECoB)◊判断当前是否收到上一级REC或者RE发送的基站帧帧头，若收到，则开启定时 器1,直到最近向上一级REC或者RE发送基站帧帧头时停止，保存定时器1值◊将定时器1值通过CPRI协议的用户口定义参数上传至前级REC或者REo转入Step4oStep4： FPGA内嵌CPU通过SPI接口查询逻辑单元可得到当前级的吋延估计值，当REC或 者RE的主控程序查询FPGA内嵌CPU时，即可知道当前级的时延估计值StepS：对REC的主控程序而言，查询各RE的主控程序即可得到每个RE测量出的时延估 计值，主控程序将每级联支路的所有RE测岀的时延估计值进行计算，即可得到每个RE与 REC的时延值，同时，以最大的时延值为基准，REC的主控程序还必须计算出每个RE的 吋延校正值，计算完毕后，通过主从通讯，使用CPRI链路中的HDLC数据将吋延值和吋延 校正值发往各RE的主控程序转入Step6；Step6：各RE的主控程序接收到REC发送的时延值和时延校止值后，将它们通过UART或 者I2C写入FPGA内嵌CPU, CPU再将时延校正值写入逻辑单元，以供时延校正模块作为 校正基進。

图5 GSM光纤机时延估计流程A►N5越时竝韵N▼HRI1C城昴上蚀丁肚送崔时Wlift图6 GSM光纤机时延估计流程B1.2.4算法架构图7吋延测量算法架构整个算法由图7所示模块构成，主要分成两个较人模块：定时器模块及计算模块1) Timerl ModuleTimerl用于配合最近上一级的REC或者RE进行上级RE的时延值测量◊ Timerl Start在CPRI1接收基站帧脉冲信号的上升沿开始启动定时器1◊ Timerl Stop在CPRI1发送基站帧脉冲信号的上升沿停止定时器l.o◊ Timerl Count定时器1启动并且未停止情况下，定时器1自动计数2) Timer2 ModuleTimer2用于完成当前级RE到最近下一级RE Z间的时延值测量◊ Timer2 Start在CPRI2发送基站帧脉冲信号的上升沿开始启动定时器2◊ Timer2 Stop在CPRI2接收基站帧脉冲信号的上升沿停止定时器2◊ Timer2 Count定时器2启动并且未停止情况下，定时器2自动计数3) Calc。