微型计算机原理与接口技术：第7章 存储器.ppt

第7章 存储器,本章主要内容,存储器用来存放程序和数据，是计算机各种信息的存储和交流中心存储器可与CPU、输入输出设备交换信息，起存储、缓冲、传递信息的作用衡量存储器有三个指标：容量、速度和价格/位存储器的层次结构,Cache：静态存储器SRAM,7.1 半导体存储器的分类,内存储器一般由一定容量的速度较快的半导体存储器组成，CPU可直接对内存执行读/写操作内存储器按存储信息的特性可分为随机存取存储器RAM（Random Access Memory）和只读存储器ROM（Read Only Memory）两类SRAM；利用触发器原理存储数据，六个MOS管构成一个单元，速度快DRAM：利用MOS管栅极电容存储数据，单个MOS管构成一个单元，要刷新电路，速度慢,7.2 半导体存储器的主要技术指标,存储容量存储容量就是以字或字节为单位来表示存储器存储单元的总数读写速度 半导体存储器的速度一般用存取时间和存储周期两个指标来衡量可靠性 通常指存储器对温度、电磁场等环境变化的抵抗能力和工作寿命又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。

7.3 典型存储器芯片介绍,1. Intel 21141K4位的SRAM 六管存储元电路单一的+5V电源供电所有的引脚都与TTL电平兼容,7.3 典型存储器芯片介绍,2. Intel 62648K 8位的SRAM0.8mCMOS工艺制造单一的+5V电源供电高速度、低功耗全静态，无须时钟和定时选通信号I/O端口是双向、三态控制，与TTL电平兼容,Intel 62系列,7.3 典型存储器芯片介绍,3. Intel 5125632K8位的SRAM,Intel 51256工作方式,7.3 典型存储器芯片介绍,4. Intel 216464K1bit的DRAM址线只有8位，16位的地址信号分为行地址和列地址，分两次送入芯片Intel 21系列,7.3 典型存储器芯片介绍,5. Intel 41256 256K1位DRAM，存取时间200300ns，地址线只有一半的位数，行地址和列地址分两次输入7.3 典型存储器芯片介绍,6. Intel 27128128K（16K8位）的EPROM14条地址线，经过译码在16K地址中选中一个单元最大访问时间250ns，与高速8MHz的iPAX186兼容,27128的工作模式,7.3 典型存储器芯片介绍,7. 28C64 28C系列是包含不同容量的E2PROM芯片。

与EPROM相比，E2PROM的优点是：编程与擦写所需的电流极小，速度快（10ms）；擦写可以按字节分别进行28C64的两种封装,NOR FLASH,特点：1、具有可靠性高、随机读取速度快的优势 2、程序和数据可存放在同一芯片上，拥有独立的数据总线和地址总线，能快速随机读取，允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行3、可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作 （擦除和编程速度较慢，而块尺寸又较大 ，操作费时） 用途：PC的BIOS固件、移动、硬盘驱动器的控制存储器等,NAND FLASH,特点：NAND技术FlashMemory具有以下特点：(1)以页为单位进行读和编程操作，1页为256或512B（字节）；以块为单位进行擦除操作，1块为4K、8K或16KB具有快编程和快擦除的功能，其块擦除时间是2ms；而NOR技术的块擦除时间达到几百ms2)数据、地址采用同一总线，实现串行读取随机读取速度慢且不能按字节随机编程3)芯片尺寸小，引脚少，是位成本(bitcost)最低的固态存储器，将很快突破每兆字节1美元的价格限制。

4)芯片包含有失效块，其数目最大可达到335块（取决于存储器密度）,7.3 典型存储器芯片介绍,8. K9F6408U0A典型的NAND Flash芯片数据宽度为8位，可复用，既可作为地址和数据的输入/输出引脚，又可作命令的输入引脚，根据时序采用分时循环芯片内部存储单元按页和块的结构组织写和读以页为单位，而擦除以块为单位读、写和擦除操作均通过命令完成写入每页的时间为200us，平均每写一个字节约400ns，即约20Mb/s此芯片可擦写1百万次，掉电数据不丢失，数据可保存十年,7.4 存储器与系统的连接,CPU对存储器进行读/写操作时，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交换存储器与系统之间通过AB、DB及有关的控制信号线相连接，设计系统的存储器体系时需要将这三类信号线正确连接7.4.1 存储器扩展,若干存储芯片和系统进行连接扩展，通常有三种方式：位扩展字扩展字位扩展,位扩展（位并联法）,位扩展指用多个存储器器件对字长进行扩充一个地址同时控制多个存储器芯片字扩展（地址串联法）,字扩展指的是增加存储器中字的数量字位扩展,实际存储器往往需要字向和位向同时扩充。

一个存储器的容量为MN位，若使用LK位存储器芯片，那么，这个存储器共需要（M/L）（N/K）个存储器芯片存储芯片的选择,确定类型 根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等； 确定具体型号及数量根据容量、价格、速度、功耗等要求确定芯片的具体型号和数量,思考：若要求扩展64K容量的内存，以下几种选择哪种最优？ 64K*1的芯片数量N(64K*8)/(64K*1) 1*8片; 8K*8的芯片数量N (64K*8)/(8K*8) 8*1片； 16K*4的芯片数量N (64K*8)/(16K*4) 4*2片；,显然，芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性从总线负载和系统连接来看，第一种选择较好28/42,28,/54,存储器的基本结构,存储芯片,存储模块,存储体,位扩展：因每个字的位数不够而扩展数据输出线的数目； 字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；,并行存储器、多端口存储器、相联存储器等,2021/10/13,29,/54,存储芯片的位扩展,用64K1bit的芯片扩展实现64KB存储器,进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。

30/42,30,/54,存储芯片的字扩展,用8K8bit的芯片扩展实现64KB存储器,进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 片选线 31,/54,存储芯片的字、位同时扩展,用16K4bit的芯片扩展实现64KB存储器,首先对芯片分组进行位扩展，以实现按字节编址；,其次设计个芯片组的片选进行字扩展，以满足容量要求；,2021/10/13,32,/54,两级物理地址译码方案,读/写控制信号、数据宽度指示信号、传送方式指示信号，等,2021/10/13,33,/54,7.4.2 存储器地址译码,存储单元的地址由片内地址信号线和片选信号线的状态共同决定常用的片选信号产生方法有以下三种：全地址译码部分地址译码线选择译码,片选信号由地址线中所有不在存储器上的地址线译码产生，存储器芯片中的每一个存储单元只对应内存空间的一个地址特点：寻址范围大，地址连续，不会发生因高位地址不确定而产生的地址重复现象,也称局部地址译码片选信号不是由地址线中所有不在存储器上的地址线译码产生，而是只有部分高位地址线被送入译码电路产生片选信号。

特点：某些高位地址线被省略而不参加地址译码，简化了地址译码电路，但地址空间有重叠线选法是指高位地址线中的某一条作为存储器芯片的片选控制信号的译码方式优点：选择芯片不需要外加逻辑电路，译码线路简单缺点：地址重叠区域多，适用于扩展容量较小的系统假设某系统地址总线宽度为20 bit，现需要将0C0000H 0CFFFFH地址范围划分为8个同样大小的地址空间，提供给总线上的8个模块，试设计相应的译码电路全译码电路的实现,部分译码方式,最高段地址不参与译码，将会因此存在地址重叠，且模块地址不连续37/42,2021/10/13,37,/54,线选法译码,需较多选择线，且同样存在地址重叠，且模块地址不连续 只有一个片选有效（为0）思考：试写出各芯片占用的地址空间38,/54,练习:分析图中74LS138各输出端的译码地址范围39,/54,四、存储器地址译码方法补充：片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法和部分译码法等1）线选法 当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为选法。

2）部分译码法 用高位地址中的一部分地址进行译码产生片选信号3）全译码法 用全部的高位地址进行译码产生片选信号三种译码方式的比较,全译码 系统所有地址线全部都应该参与译码：低段地址线应直接接在模块上，寻址模块内单元；中段地址线译码后产生片选信号区分不同模块；高段地址线可用作片选信号有效的使能控制；部分译码 高段地址信号不参与译码，会造成地址空间的重叠及不连续线译码 电路结构简单，但系统必须保证参与片选的地址线不能同时为有效电平； 同部分译码法一样，因为有地址信号不参与译码，也存在地址重叠及不连续的问题；,44,/54,2、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： 根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； 根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； 根据地址分配图或分配表确定译码方法并画出相应的地址位图； 选用合适器件，画出译码电路图例1： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路.设计的一般步骤: 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H3FFFH。

其中0000H1FFFH为EPROM区，2000H3FFFH为RAM区地址分配表, 根据所采用的存储芯片容量，可画出地址分配图；地址分配表 确定译码方法并画出相应的地址位图 根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码7.4.3 8086CPU与存储器的连接,7.4.3 8086CPU与存储器的连接,1.CPU与存储器的接口,8086CPU有最小与最大两种工作模式最小模式的控制信号仅由8086产生最大模式需用总线控制器8288协同产生控制信号1.CPU与存储器的接口,最小模式 最大模式,2.存储器接口分析,ROM接口电路 只读存储器在计算机系统中的功能主要是存储程序、常数和系统参数等目前常用的有27系列和28系列EPROM芯片,如计算机启动用的BIOS芯片注意：计算机的1M空间不分RAM和ROM，两者统一编址1MB中的低端640KB被称为基本内存，而A0000HBFFFFH要保留给显示卡的显存使用C0000HFFFFFH则被保留给BIOS使用，实际为ROM注意8086第一条指令的地址补充：地址错位分析,知识点一：在计算机系统中，存储单元均按照字节方式编址，无论地址是多少位，所代表的空间大小都是一个字节。

一个地址是多少位的地址跟这个地址代表的地址空间有多大两个概念为什么处理器的地址线A1接到存储器的A0？,补充：地址错位分析,我们以32位ARM9处理器来分析矛盾：对于CPU来说一个地。