数字钟EWB课程设计.ppt

电子技术综合设计课程设计 一 课程设计目的 1 掌握数字系统的分析和设计方法2 能够熟练的 合理的选用集成电路器件3 熟悉EWB软件的使用 二 课程设计目标 电子钟带调时功能的电子钟带调时功能的电子闹钟 功能要求 进行24小时制的时 分 秒计时实现时间的LED数码管显示具有手动输入的时间功能调整具有闹钟设置功能 能发出相应的闹钟提示 1 数字钟的构成 振荡器 分频器 计数器 译码器 显示器等几部分 2 数字钟的时 分 秒实际上就是由一个24进制计数器 00 23 两个60进制计数器 00 59 级联构成 设计数字钟实际上就是计数器的级联 3 60进制计数器的设计 4 24进制计数器的设计 5 计数器的级联设计 一 数字钟系统构成 EWB软件本身提供任意频率的时钟 因此振荡器 分频器不需设计 另外EWB软件也带有内置译码驱动的数码管 故此译码器和显示器也不需设计 这样 数字钟的设计实际上就是设计如下图的计数器 二 数字钟设计要点 三 芯片选型 由于24进制 60进制计数器均由集成计数器级联构成 且都包含有基本的十进制计数器 从设计简便考虑 芯片选择同步十进制计数器74LS160 计数器级联时的时钟构成方式可以采用同步时钟 也可以采用异步时钟 这里给出的参考图采用了异步时钟 详图见后页 四 计数器电路 五 校时电路 校准电路实质上是一个由基本RS触发器组成的单脉冲发生器 如图所示 按钮SB可使单脉冲或连续脉冲直接进入计数器而进位脉冲被阻止进入 因而能较快地校准计数器的计数值 校准后将校正按钮释放 使其恢复原位 数字钟继续进行正常的计时工作 三 主要器件 软件环境 74LS160芯片 简单逻辑门 七段数码显示管 EWB 虚拟电子工作平台 74LS160功能简介 74LS160芯片是一个具有清零 置数 保持 十进制计数等功能的计数器 其引脚图如下 CLR是清零端 低电平有效 CLK是脉冲输入端口 高电平有效 ABCD数据输入端 当LOAD低电平有效时 输入脉冲信号 数据置入 QaQbQcQd数据输出端 ENP ENT使能控制端 当ENP ENT 0时 计数器为保持状态 RCO为进位输出端 74LS160真值表 四 设计思路 1 计时模块设计分钟 秒钟模块设计 60进制 小时模块设计 24进制 2 显示模块 调时模块设计3 闹钟模块设计 设计时 分控制电路 要求有校时 暂停 清零功能 用分脉冲信号源代替秒脉冲发生器 2 在EWB界面内自选器件 画出电路原理图 3 按电路原理图连接各单元电路 认真检查电路是否正确 4 用EWB将各单元电路调试正常 再将各单元电路置于同一界面内 再按各自对应关系相互连接 四 设计思路 五 时间安排 封面 统一格式 摘要 摘要应不少于100字 能概括文章的主要内容 不用第一人称和评价性语言关键词 关键词4至8个正文 正文排版用小4号字 1 5倍行距 文中的插图和照片应清楚美观 比例适当 图序 表序应标注清楚 图题 表题应准确 元器件明细表参考文献 序号 作者名 书名 出版社 出版时间 六 课程设计报告要求 六 课程设计报告正文内容 一 课程设计目的二 主要器件 软件环境三 课程设计原理四 课程设计步骤五 设计心得 成绩分为优秀 良好 中等 及格和不及格评分参考以下几个方面 学生自己设计电路的能力方案是否可行 电路设计是否合理 各个环节是否完整 查阅资料是否充分 全面 是否能消化利用 论文是否规范图表 电路是否完整 考虑是否全面 论述是否简明 透彻 答辩情况能否讲出设计理由 思路是否清晰 表达是否正确 七 成绩评定 考核方式和最后成绩的评定 根据设计的完成的情况 课程设计总结报告及答辩的质量水平 创新性 复杂程度综合决定 。