数字电子技术基础核心知识总结.ppt

十进制二进制十六进制整数：除2取余小数：乘2取整展开求和展开求和整数：除16取余小数：乘16取整（或先转换成二进制）分组替代替代第一章：总结：数值转换示意图第一章：总结：数值转换示意图返回返回第二章：第二章： 逻辑代数的基本公式和常用公式逻辑代数的基本公式和常用公式2.3.1 基本公式基本公式表为逻辑代数的基本公式，也叫布尔恒等式表为逻辑代数的基本公式，也叫布尔恒等式2. Y(A,B,C)=AB+BC+AC画出真值表画出真值表电路图电路图最小项和的标准形式最小项和的标准形式最大项积的标准形式最大项积的标准形式与非与非式与非与非式或非或非式或非或非式1. （）（）10 =（（ ）） 2 =（（ ））8421BCD※掌握组合逻辑电路的分析方法和设计方法掌握组合逻辑电路的分析方法和设计方法※了解了解5种组合电路的内部结构、工作原理种组合电路的内部结构、工作原理※掌握掌握5种组合逻辑电路的功能、使用方法种组合逻辑电路的功能、使用方法包括基本使用方法包括基本使用方法 和级联扩展，会分析和设计电路和级联扩展，会分析和设计电路)※掌握用译码器，数据选择器，加法器设计组合逻辑电路的方法。

掌握用译码器，数据选择器，加法器设计组合逻辑电路的方法※掌握竞争冒险现象的的概念，掌握判断方法，了解消除方法掌握竞争冒险现象的的概念，掌握判断方法，了解消除方法第三章第三章组合逻辑电路总结组合逻辑电路总结主要内容主要内容※组合逻辑电路的分析方法组合逻辑电路的分析方法（已知逻辑图，分析逻辑功能已知逻辑图，分析逻辑功能※组合逻辑电路的设计方法组合逻辑电路的设计方法（已知逻辑问题，画出逻辑图已知逻辑问题，画出逻辑图 ※五种常用的组合逻辑电路五种常用的组合逻辑电路（编码器，译码器，数据选择器，（编码器，译码器，数据选择器， 加法器，数值比较器）加法器，数值比较器）※竞争冒险现象竞争冒险现象（原因，判断，消除）（原因，判断，消除）重点掌握重点掌握用译码器设计组合逻辑电路用译码器设计组合逻辑电路 （所有的逻辑函数（所有的逻辑函数））步骤：步骤：1.写出所求逻辑函数最小项表达式写出所求逻辑函数最小项表达式2.把逻辑函数变换为与非与非式把逻辑函数变换为与非与非式3.对照比较函数输入变量与译码器输入脚的对应情况，对照比较函数输入变量与译码器输入脚的对应情况，4.按照求出的表达式连接电路，画电路连线图。

按照求出的表达式连接电路，画电路连线图 注意：注意： 一一片片138译译码码器器可可以以实实现现多多个个三三变变量量的的输输出出函函数数，，只只能能是是三三变变量，如果是四变量，则需量，如果是四变量，则需2片片138扩展成扩展成4-16译码器用加法器设计组合逻辑电路用加法器设计组合逻辑电路特殊具有运算关系的函数特殊具有运算关系的函数用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路（所有的逻辑函数）（所有的逻辑函数）步骤：步骤：1.写出所求逻辑函数最小项表达式写出所求逻辑函数最小项表达式2.根据上述函数包含的变量数，选定数据选择器根据上述函数包含的变量数，选定数据选择器 当当逻逻辑辑函函数数的的变变量量个个数数与与数数据据选选择择器器选选择择输输入入端端个个数数相相等等时时，，可直接用数据选择器来实现所要实现的逻辑函数可直接用数据选择器来实现所要实现的逻辑函数 当当逻逻辑辑函函数数的的变变量量个个数数多多于于数数据据选选择择器器选选择择输输入入端端数数目目时时，，应应分分离离出出多多余余变变量量，，将将余余下下的的变变量量分分别别有有序序地地加加到到数数据据选选择择器器的的数数据输入端。

据输入端 3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值器输入变量的表达式或取值4.按照求出的表达式或取值连接电路，画电路连线图按照求出的表达式或取值连接电路，画电路连线图 注意：注意： 一一个个数数据据选选择择器器只只能能用用来来实实现现一一个个多多输输入入变变量量的的单单输输出出逻逻辑辑函函数 4.22.用8选1数据选择器设计一个函数发生器， 它的功能表如表所示将S1S0A与A2A1A0对应，并将Z变换成数据选择器输出的形式解：由功能表可写出逻辑表达式采用8选1数据选择器CC4512，其输出表达式： S1S0 输出 00 Y=AB 01 Y=A+B 10 Y=A ⊕ B 11 Y=A将两式比较，可知：令D0=0，D1=B，D2=0，D4=1， D4=BD5=B，D6=1， D7=0，A2=S1， A1=S0，A0=A，则Z=Y将两式比较，可知：令D0=0，D1=B，D2=0，D4=1， D4=BD5=B，D6=1， D7=0，A2=S1， A1=S0，A0=A，则Z=Y。

ZYAS0S101D0D1D2D4D4D5D6D7A0A1A2CC4512B&Y3Y2Y1Y0=P3P2P1P0- Q3Q2Q1Q0 =P3P2P1P0+[Q3Q2Q1Q0]补 = P3P2P1P0+Q3Q2Q1Q0 +1 M 输出 0 Z=Q 1 Z=Q4.24 试用4位并行加法器74LS283设计一个加/减运算电路当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减允许附加必要的门电路减一个数等于加这个数的补码，补码等于反码+1，故M=0，相加，Y3Y2Y1Y0=P3P2P1P0+Q3Q2Q1Q0M=1，相减，Y3Y2Y1Y0=P3P2P1P0 - Q3Q2Q1Q0引进中间变量Z分析题意，解：A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0Y3Y2Y1Y0Q3Q2Q1Q0=1=1=1=1MP3P2P1P0Z3Z2Z1Z0例：试利用两片例：试利用两片4位二进制并行加法器位二进制并行加法器74LS283和必要的和必要的门电路组成门电路组成1位二位二-十进制加法器电路。

十进制加法器电路解：根据解：根据BCD码中码中8421码码的加法运算规则，当两数之的加法运算规则，当两数之和小于、等于和小于、等于9（（1001）时，）时，相加的结果和按二进制数相相加的结果和按二进制数相加所得到的结果一样当加所得到的结果一样当两两数之和大于数之和大于9（即等于（即等于1010~1111）时，则应在按）时，则应在按二进制数相加的二进制数相加的结果上加结果上加6（（0110）），这样就可以给，这样就可以给出进位信号，同时得到一个出进位信号，同时得到一个小于小于9的和 二进制数二进制数 BCD码码C’O S’3 S’2 S’1 S’0 CO S3 S2 S1 S0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 … … 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 0 1 1 1 1 0 0 1 0 1 1 0 0 0A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0S’3S’2S’1S’0A3A2A1A0B3B2B1B0CO’CO完成二进制数相加操作完成二进制数相加操作完成和的修正操作完成和的修正操作用两片用两片4位二进制加法器位二进制加法器74LS283构成构成8421 BCD码加法码加法电路。

电路第六章：同步二进制第六章：同步二进制计数器计数器74161具有具有异步清零异步清零和和同步置数同步置数功能功能.74163具有具有同步清零同步清零和和同步置数同步置数功能功能.74LS191具有具有异步置数异步置数功能功能.74LS193具有具有异步清零异步清零和和异步置数异步置数功能功能.第十章：本节小结第十章：本节小结555接成施密特触发器接成施密特触发器tw＝＝RCtw＝＝RC555接成单稳态触发器接成单稳态触发器555接成多谐振荡器接成多谐振荡器振荡周期：振荡周期：T=0.69(R1+2R2)C第十一章：本　章　小　结第十一章：本　章　小　结学习本章，应能达到下列要求：学习本章，应能达到下列要求：（（1））掌握下列概念：采样保持，量化编码，分辨率掌握下列概念：采样保持，量化编码，分辨率2）掌握）掌握DAC的分类、组成原则、的分类、组成原则、原理原理和特点3））掌握掌握ADC的分类和特点，掌握并联比较型、计数反馈型、逐的分类和特点，掌握并联比较型、计数反馈型、逐次渐近型次渐近型ADC的组成原则的组成原则，掌握双积分型，掌握双积分型ADC的原理和特点的原理和特点（（4）了解转换精度和转换速度的概念。

了解转换精度和转换速度的概念。