基于FPGA的宽带功放设计说明.doc

摘要FPGA技术正处于高速发展时期,新型芯片的规模越来越大,成本也越来越低,低端的FPGA已逐步取代了传统的数字元件,高端的FPGA不断在争夺ASIC的市场份额先进的ASIC生产工艺已经被用于FPGA生产,越来越丰富的处理器核被嵌入到高端的FPGA芯片中,基于FPGA的开发成为一项系统级设计工程本文设计一个基于FPGA语音信号的宽带功率放大器,采用FPGA技术对功放进行优化,以使其达到幅频特性在带基本平坦的目的 本文首先介绍了FPGA技术及Altera Stratix FPGA,宽带功放的基本原理、基本特性,并设计了一个宽带功放电路,根据其幅频特性曲线,得出设计一个基于FPGA的数字滤波器对其进行补偿的优化方案然后在MATLAB下,用FDATool工具箱以及Simulink-DSP设计了一个FIR数字滤波器,在QUARTUS II环境下进行了仿真和验证,并得出最终的设计结果关键词：FPGA,宽带功放,FIR数字滤波器ABSTRACTFPGA technology is in rapid development period,the scale of the new chip is increasing,while the cost is more and more lower, low-end FPGA has gradually replaced the traditional digital devices, high-end FPGA is fighting for market share of ASIC. Advanced ASIC production technology has been used for FPGA, more and more rich processor core is embedded into the high-end FPGA chip, FPGA-based development is becoming a system-level design. In this paper, a broadband power amplifier based on FPGA is designed, and optimize it by FPGA technology in order to achieve the basic flat amplitude-frequency characteristicsin the band.This paper introduces the FPGA technology and the Altera Stratix FPGA, the basic principles, the basic characteristics of a broadband amplifier, then design ofabroadband amplifier circuit, and according to their amplitude-frequency characteristic curve, drawn to a optimization program that to adesign adigital filter based on FPGA for its compensation. Then design a FIR digital filterin the tool of MATLAB by FDATool and Simulink-DSP, simulate and verificate in QUARTUS II, and obtainthe final design result.KEY WORDS: FPGA, broadband power amplifier, FIR digital filter目 录第一章 绪论……………………………………………………………………………………41.1课题的背景…………………………………………………………………41.2 论文的主要目标和工作1.3 论文的组织和结构第二章 FPGA技术及Altera Stratix FPGA……………………………………………62.1引言……………………………………………………………………62.2 可变成逻辑器件简介……………………………………………………7 2.3 FPGA设计流程 2.4 Altera Stratix产品 2.4.1 Stratix系列产品 2.4.2 Stratix的平面布局第三章 DSP buileer和Simulink简介 3.1引言 3.2 Simulink概述 3.2.1 DSP builder简介 3.2.2 DSPbuilder典型设计流程 3.3一个简单的建模实例第四章 宽带功放的设计与仿真 4.1宽带功率放大器的结构与原理 4.1.1 宽带功率放大器的指标分析 4.1.1.1工作频带宽度 4.1.1.2增益平坦度与起伏斜率 4.1.1.3驻波比与反射耗损 4.1.2 LDMOS 4.1.3有耗匹配式放大器的结构 4.2 NE5532和LM1875简介 4.3宽带攻率放大器的仿真 4.3.1宽带功率放大器的电路图 4.3.2仿真与结果 4.3.3结果分析与优化方案第五章FIR数字滤波器的原理及结构 5.1数字滤波器概述 5.2 FIR滤波器的主要优缺点 5.3 FIR滤波器的主要结构 5.4 FIR滤波器的设计流程第六章FIR数字滤波器设计与系统优化结果 6.1 MATLAB--FDATOOL设计与分析 6.2 Simulink--DSP builder建模与仿真 6.3 系统优化结果第七章 论文总结参考文献………………………………………………………………………………………63致 ……………………………………………………………………………………………44毕业设计小结…………………………………………………………………………………7附 录……………………………………………………………………………………………96第一章 绪论1.1课题的背景 宽带功率放大器的应用开始从军用向民用扩展,目前在无线通信、移动、卫星通信网、全球定位系统、直播卫星接收、ITS通信技术及毫米波自动防撞系统等领域有着广阔的应用前景,在光传输系统中,宽带功率放大器也同样占有重要地位。

　　在无线通信、电子战、电磁兼容测试和科学研究等领域,对射频和微波宽带放大器有极大需求,且这些领域对宽带放大器要求各不相同,特别是在通信系统和电子战系统的应用中,对宽带低噪声和功率放大器的性能指标有特殊要求在设计上传统窄带放大器的端口匹配,一般是按照低噪声或者共扼匹配来设计的,以此获得低噪声放大器或者最大的输出功率但是,在宽带的条件下,输入／输出阻抗变化是比较大的,此时使用共扼匹配的概念是不合适的正因为如此,宽带放大器的匹配电路设计方法也与窄带放大器有所不同,宽频带放大器电路结构主要可以分为以下几种：　　平衡式放大器；反馈式放大器；分布式放大器；有耗匹配式放大器；有源匹配式放大器；达灵顿对结构1.2 论文的主要目标和工作 本论文目标是设计一个宽带音频功率放大器,带宽在20-20kHz,并针对幅频特性在带衰减的特性对进行基于FPGA的优化,使其在带基本平坦 第一章介绍了宽带功放的发展和地位以及其应用,并阐述了本论文的目标和工作 第二章介绍了可编程逻辑器件的发展历程,FPGA的设计流程,及Altera Stratix产品简介 第三章对DSP buileer和Simulink两个软件进行了简介,并提供了一个简单的建模实例 第四章介绍了宽带功率放大器的结构与原理,并设计和仿真了一个宽带功率放大器,且在其基础上对其进行了结果分析并得出优化方案 第五章从数字滤波器的原理入手,介绍了FIR数字滤波器设计流程,研究了FIR数字滤波器的设计方法。

第六章用Simulink/DSP builder建立了一个优化方案中所要求的数字滤波器,并进行了仿真与验证,并得出了最终系统达到的目标第二章 FPGA技术及Altera Stratix FPGA2.1引言 FPGA/CPLD,DSP和CPU被称为未来数字电路系统的三块基石,也是目前硬件设计研究的热点与传统电路设计相比,CPLD具有功能强大,开发过程投资少、周期短、可反复编程修改、性能好、开发工具智能化等特点,特别是随着电子工艺的不断改进,低成本的FPGA/CPLD器件的性能不断提升,另一方面集成电路技术飞速发展,最新的工艺水平由90nm发展到65nm,现在45nm工艺也开始应用,而一般ASIC的留片费用的增长速度非常惊人,并且ASIC开发周期相对校长,这一切促使FPGA/CPLD成为当今硬件设计的首选方式之一近年来,FPGA及CPLD市场应用数量持续保持调整增长,市场占有份额越来越大本章主要讨论FPGA技术,并重点介绍Altera Stratix系列FPGA芯片2.2 可编程逻辑器件简介 可编程逻辑器件〔Programmable Logic Devices,简称PLD〕是一种用户根据需要自行构造逻辑功能的数字集成电路。

它的基本设计方法是借助于EDA软件,用原理图、状态机、布尔表达式、硬件描述语言等方法,生成相应的目标文件,最后再由编程器或下载电缆,下载到目标器件中去这种利用PLD建逻辑结构、由用户配置来实现任何组合逻辑时序逻辑功能的器件,最初被用来作为分立逻辑电路和中小规模集成电路的替代物,随着设计技术和制造工艺的完善,器件性能、集成度、工作频率等性能不断提高,PLD的应用围越来越广,目前它已成为ASIC设计的主流[9] 上世纪80年代中期,美国Xilinx公司率先推出了现场可编程门阵列〔Field Programmable Gate Array,即FPGA〕器件,FPGA器件采用逻辑单元阵列结构,静态随机存取存储工艺,设计灵活、集成度高、可重复编程,并可现场模拟调试验证目前,除Xilinx以外,Altera、Actel、Lattiee等公司也成为比较著名的FPGA产品生产厂商[9] FPGA的最基本结构是查找表,本盾上就是一个RAM目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成成一个有4位地址线的16x1的RAM当用户通过原理图或HDL语言描述了一个逻辑电路以后,FPGA软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM。

这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的容,然后输出即可在FPGA中由四输入查找表和触发器组成的可配置逻辑功能块为信号处理提供了大量可以使用的资源训珂以通过寄存器或存储器实现流水,大量的逻辑资源能够产生完全并行的结构,从而使计算能力达到最高[9]2.3 FPGA设计流程 FPGA设计流程分为设计输入、综合、功能仿真〔前仿真〕、实现、时序仿真〔后仿真〕、配置下载等六个步骤,设计流程如图2-1所示图2-1 FPGA设计流程2.4 Altera Stratix产品。