您所在位置：网站首页 > 电子/通信 > 综合/其它vlsi_ch9_cmos逻辑电路高级技术_2016

vlsi_ch9_cmos逻辑电路高级技术_2016

56页

卖家[上传人]：ji****en

文档编号：107883083

上传时间：2019-10-21

文档格式：PDF

文档大小：656.71KB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

0 金贝

/ 56 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、1 第9章章 COMS逻辑电路的高级技术逻辑电路的高级技术 2/56 本章概要本章概要镜像电路镜像电路准准nMOS电路电路三态电路三态电路时钟控制时钟控制CMOS 动态动态CMOS电路电路多米诺逻辑多米诺逻辑双轨逻辑电路双轨逻辑电路 3/56 9.1 镜像电路镜像电路什么是镜像电路？什么是镜像电路？电路的电路的nFET和和pFET部分具有相同的拓扑结构。部分具有相同的拓扑结构。 nFET和和pFET部分的晶体管尺寸可以有不同，以便使电特性对称。部分的晶体管尺寸可以有不同，以便使电特性对称。镜像电路的特点：镜像电路的特点：速度较快速度较快。 pFET与与nFET版图较为一致。版图较为一致。 4/56 9.1 镜像电路镜像电路实现实现XOR的镜像电路的镜像电路(1) 电路对称版图结构电路对称版图结构 5/56 9.1 镜像电路镜像电路实现实现XOR的镜像电路的镜像电路(2) 开关模型开关模型 2.2 rp t 2 poutppp CRC R 2.2 fn t 2 noutnnn CRC R Elmore时间常数时间常数 6/56 9.1 镜像电路镜像电

2、路实现实现XOR的镜像电路的镜像电路(3) 镜像电路：镜像电路：2个个pFET对对 Cp有贡献，有贡献，tr较小较小 AOI电路：电路：4个个pFET对对Cp 有贡献，有贡献，tr较大较大 7/56 9.1 镜像电路镜像电路实现实现XNOR的镜像电路的镜像电路镜像电路实现镜像电路实现AOI电路实现电路实现 8/56 9.2 准准nMOS电路电路有比逻辑有比逻辑如何减少静态如何减少静态CMOS中的晶体管数？中的晶体管数？ VDD VSS PDN In1 In2 In3 F RL Load VDD VSS In1 In2 In3 F VDD VSS PDN In1 In2 In3 F VSS PDN Resistive Depletion Load PMOS Load (a) 电阻负载电阻负载(b) 耗尽型耗尽型NMOS负载负载(c) 伪伪NMOS VT1变化。变化。反相器还可以用来驱动电平恢复晶体管。反相器还可以用来驱动电平恢复晶体管。 42/56 9.6 多米诺逻辑多米诺逻辑特点特点优点优点抗噪声抗噪声能力强：输出反相器可根据扇出来优化开关速度非常快：只有输出上升沿的延时（

3、tpHL=0）抵抗电荷泄漏能力强：反相器加1个pMOS管即可构成电平恢复器缺点缺点非反相门，难以实现诸如XOR、XNOR这样需要NOT运算的逻辑，这是主要限制因素（单纯用多米诺逻辑的设计很少）必须有时钟 43/56 9.6 多米诺逻辑多米诺逻辑基本逻辑门基本逻辑门多米诺逻辑门实例多米诺逻辑门实例 44/56 9.6 多米诺逻辑多米诺逻辑逻辑链构成逻辑链构成 123 123 0CCCf fff 预充电：、同时进行，使所有的置0 1求值：、、依次进行，有如“多米诺骨牌” 45/56 9.6 多米诺逻辑多米诺逻辑名称由来名称由来只有当所有前级的电平转换已完成，本级才会有动作。只有当所有前级的电平转换已完成，本级才会有动作。预充电求值 46/56 9.6 多米诺逻辑多米诺逻辑电荷保持电路电荷保持电路1：同前面动态电路中的方法。同前面动态电路中的方法。 0 x VGMK C 始终导通提供一个电流来补充上的电荷 x W MK L C 很小弱导通不至于过多影响上电荷的释放 47/56 9.6 多米诺逻辑多米诺逻辑电荷保持电路电荷保持电路2：同前面动态电路中的方法。同前

4、面动态电路中的方法。 xx xx CVMK CVMK 充电时，较大导通提供附加充电电流加速充电放电时，较小不导通不提供附加电流不影响放电反馈控制的保持电路 48/56 动态逻辑设计难度动态逻辑设计难度由于其高阻的本质，动态逻辑电路的设计很复杂，需要在电路级格外小心进行。难以实现设计自动化综合、自动布局布线等这些基于静态 CMOS标准单元的设计流程。动态逻辑的功耗通常更大。一点不比标准CMOS容易动态逻辑的主要优点是可以达到更高的速度更高的速度性能。 49/56 9.7 双轨逻辑电路双轨逻辑电路DCVSL:结构结构使输出结果保持到输入发生变化时为止使输出结果保持到输入发生变化时为止 Sw1和和Sw2互补，一个断开，另一个必闭合互补，一个断开，另一个必闭合（Differential Cascode Voltage Switch Logic） 50/56 9.7 双轨逻辑电路双轨逻辑电路特点特点优点优点速度快；大约是单轨电路的速度快；大约是单轨电路的2倍倍同时实现非反相逻辑和反相逻辑同时实现非反相逻辑和反相逻辑缺点缺点输入、输出数加倍输入、输

5、出数加倍电路复杂，布线开销大，设计难度高电路复杂，布线开销大，设计难度高 51/56 9.7 双轨逻辑电路双轨逻辑电路 52/56 9.7 双轨逻辑电路双轨逻辑电路DCVSL: 结构化设计结构化设计简单的简单的nFET逻辑对堆叠的逻辑对堆叠的逻辑对逻辑对以以nFET逻辑对为基本单元，堆叠形成各种逻辑逻辑对为基本单元，堆叠形成各种逻辑 53/56 9.7 双轨逻辑电路双轨逻辑电路DCVSL:结构化设计实例结构化设计实例1 用用nFET对构成的逻辑对构成的逻辑树树 f f f 0 1 1 0 逻辑树选通某一通路时，表示该路顶端信号将为逻辑树选通某一通路时，表示该路顶端信号将为0，如果这时，如果这时f要求为要求为 0，则该通路顶端就为，则该通路顶端就为f，否自为，否自为“f的非的非”。 54/56 9.7 双轨逻辑电路双轨逻辑电路DCVSL:结构化设计实例结构化设计实例2 具有具有3层逻辑层逻辑树树的的动态动态CVSL电路电路 55/56 9.7 双轨逻辑电路双轨逻辑电路CPL :AND/NAND 互补传输管逻辑互补传输管逻辑（ Complimentary Pass Transistor Logic） a baaba b 反相器的作用是电平恢复和增加驱动能力。反相器的作用是电平恢复和增加驱动能力。 56/56 9.7 双轨逻辑电路双轨逻辑电路CPL: OR/XOR 电路结构相同，但是输入顺序不同可以构成版图的输入门。优点：电路简单，版图结构可以复用缺点：阈值电压损失，驱动能力弱，一个输入变量需要接多个电路结构相同，但是输入顺序不同可以构成版图的输入门。优点：电路简单，版图结构可以复用缺点：阈值电压损失，驱动能力弱，一个输入变量需要接多个FET

《vlsi_ch9_cmos逻辑电路高级技术_2016》由会员ji****en分享，可在线阅读，更多相关《vlsi_ch9_cmos逻辑电路高级技术_2016》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源