半导体存储器和高速缓冲存储器.ppt

单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,*,1,/46,一、存储系统概,述,,二、,随机存储器（,RAM）,,三、只读存储器（,ROM）,,四、存储器部件的组成与连接,,五、微机系统中的高速缓冲存储器（,80x86,）,第,5,讲 半导体存储器和高速缓冲存储器,2,/46,本讲重点：,,掌握存储器的工作原理及存储器的扩展方法本讲难点：,,存储器扩展方法：线选法和译码法第,5,讲 半导体存储器和高速缓冲存储器,3,/46,存储器,是计算机中存储信息的部件它可以把需要,CPU,处理的程序和原始数据存储起来，处理时自动而连续地从存储器中取出程序中的指令并执行指令规定的操作分为,程序存储器,和,数据存储器,两大类一、存储系统概述,4,/46,1.,半导体存储器的分类,5,/46,（1） 存储容量：,存储器芯片上能存储的二进制数的位数芯片的存储容量＝存储单元数,×,存储单元的位数,,＝,2,M,×,N,,,M,：,芯片的地址线根数；,N,：芯片的数据线根数,,2. 存储器的主要技术指标,6,/46,解：该芯片上有1024个存储单元，每个单元内可存储一位二进制数。

地址线根数,M,为,10,；,数据线根数 为,1,,在存储容量的表示方法中，常常用到,KB、MB、GB,等，其关系为：,,,1,KB=2,10,B=1024B，1MB=2,10,KB=1024KB，1GB=2,10,MB=1024MB,例,】,某存储芯片容量为1024×1，其容量为多少？,7,/46,（2）存取速度：,一般用下面的两个参数描述,,存取时间（,Access Time,）：,用,T,A,表示，指从存取命令发出到操作完成所经历的时间存取周期（,Access Cycle,），,用,T,AC,表示，指两次存储器访问所允许的最小时间间隔因为该时间包括了数据存取的准备和稳定时间，所以，,T,AC,比,T,A,稍大该参数常常表示为读周期,T,RC,或写周期,T,WC,，而,T,AC,是它们的统称3）,功耗：,芯片在正常工作时所消耗的电功率由“,维持功率,”和“,操作功率,”两部分组成维持功率：,是指存储芯片未被选中工作时所消耗的电能操作功率：,是指存储芯片被选中工作时所消耗的电能2. 半导体存储器的性能指标,首页,8,/46,,二、随机存储器（,RAM,）,,,,分为静态,RAM,和动态,RAM,两种。

用来保存数据常用的静态,RAM,芯片有,6116,，,6264,，,62256,等常用静态,RAM,芯片的管脚配置图,9,/46,10,/46,11,/46,12,/46,13,/46,14,/46,15,/46,,管脚,,,管脚,,首页,16,/46,17,/46,18,/46,19,/46,20,/46,21,/46,22,/46,三、只读存储器（,ROM,）,28,引脚,EPROM,芯片管脚配置,常用,EPROM,芯片有：,2716,、,2732,、,2764,、,27128,、,27256,、,27512,1. EPROM,芯片,23,/46,2716,功能表,,,工作方式,/PGM,,Vcc,Vpp,D,7,～,D,0,待用,1,×,+5V,+5V,高阻,读出,0,0,+5V,+5V,输出,读出禁止,0,1,+5V,+5V,高阻,编程写入,正脉冲,1,+5V,+25V,输入,编程校验,0,0,+5V,+25V,输出,编程禁止,0,1,+5V,+25V,高阻,24,/46,2764,功能表,,,,工作方式,,,,A,9,Vcc,Vpp,D,7,～,D,0,读出,0,0,1,×,+5V,+5V,输出,读出禁止,0,1,1,×,+5V,+5V,高阻,待用,1,×,×,×,+5V,+5V,高阻,读,Intel,标识符,0,0,+12V,1,+5V,+5V,输出编码,标准编程,0,1,负脉冲,×,+5V,+25V,输入,Intel,编程,0,1,负脉冲,×,+5V,+25V,输入,编程校验,0,0,1,×,+5V,+25V,输出,编程禁止,1,×,×,×,+5V,+25V,高阻,25,/46,2. EEPROM,当前,EEPROM,有两类产品。

一类是并行传送数据，称,并行,EEPROM,；这类芯片具有较高的传送速率，如,Intel,的,2817A,（,2K×8,位）；,,另一类是串行传送数据，称,串行,EEPROM,；这类芯片只用少数几个引脚来传送地址和数据，使引脚数、芯片体积和功耗大为减少，如,AT24C16,（,2K×8,位）AT24C16,只有,8,个引脚，支持,I,2,C,串行接口26,/46,EEPROM,芯片,2817A,,,27,/46,EEPROM,芯片,2864A,,,,,,工作方式,,,,I/O,7,～,I/O,0,维持,1,×,×,高阻,读出,0,0,1,输出,写入,0,1,负脉冲,输入,数据查询,0,0,1,输出,28,/46,四、存储器与微处理器的连接,本节要求：,,了解存储器地址分配的概念；,,掌握,位扩展,和,字扩展,的方法；,,掌握片选信号产生的两种方法：,线选法,和,译码法,；,,本节是全讲的重点29,/46,1.,存储器地址分配,存储器地址分配,,配置微机内存时，往往要选择若干个存储器芯片才能达到容量要求这些选择好的存储器芯片如何同,CPU,有效地连接并能有效地寻址，就存在一个,存储器的地址分配问题。

例如，,IBM PC/XT,的内存地址分配情况如下图所示它是将,ROM,安排在高端，而把,RAM,安排在低端,30,/46,IPM PC/XT,存储器地址分配,31,/46,2.,位扩展和字扩展,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中——,存储器的扩展,位扩展,,字扩展,,字位扩展,32,/46,位扩展,存储器的存储容量等于：,,,单元数,×,每单元的位数,,,当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求位扩展方法：,,将每片的地址线、控制线并联，,数据线分别引出,位扩展特点：,,存储器的单元数不变，位数增加,,字节数,字长,33,/46,位扩展举例,【,例,】,用,27256 EPROM,芯片扩展字长为,32,位的存储器分析：一片,27256,字长为,8,位，扩展到,32,位共需,4,片34,/46,字扩展,地址空间的扩展芯片每个单元中的字长满足，但单元数不满足扩展原则：,,每个芯片的地址线、数据线、控制线并联，,仅片选端分别引出,，以实现每个芯片占据不同的地址范围35,/46,字扩展举例,【,例,】,用,27256 EPROM,芯片扩展,64K,的存储器数据线为,8,位。

分析：一片,27256,容量为,32K,，扩展到,64K,共需,2,片36,/46,字位扩展,根据内存容量及芯片容量确定所需存储芯片数,,进行位扩展以满足字长要求,,进行字扩展以满足容量要求,,若已有存储芯片的容量为,L×K，,要构成容量为,M ×N,的存储器，需要的芯片数为：,,,（,M / L） ×（N / K）,,通常把,N / K,后的数据称为,芯片组数,37,/46,字位扩展举例（,1,）,【,例,】,若用,4K×1,位的,RAM,芯片组成,16K×8,位的存储器，需要多少芯片？,A19~A0,地址线中哪些参与片内寻址？哪些作为芯片组的片选信号？,答：数据线从,1,位扩展到,8,位，要进行位扩展位扩展需,8/1=8,片每,8,片称为一个芯片组芯片容量从,4K,扩展到,16K,，要进行字扩展，需,16/4=4,组芯片所以总共需,4*8=32,片芯片A9~A0,地址线参与片内寻址，,A19~A10,可作为片选信号38,/46,字位扩展举例（,2,）,【,例,】,使用下列,RAM,组成所需的存储容量，各需多少片,RAM,芯片？各需多少个,RAM,芯片组？共需多少寻址线？每块芯片需多少寻址线？,,（,1,）,512×4,位芯片，组成,8K×8,位的存储容量；,,（,2,）,1024×1,位芯片，组成,32K×8,位的存储容量。

答：（１）需 片,RAM,芯片；需,16,个,RAM,芯片组；共需,13,根寻址线；每块芯片需,9,根寻址线２）需 片,RAM,芯片；需,32,个,RAM,芯片组；共需,15,根地址线；每块芯片需,10,根地址线39,/46,CPU,发出的地址信号必须实现两种选择，首先是对存储器芯片的选择，使相关芯片的片选端,CS,为有效，这称为,片选,；然后在选中的芯片内部再选择某一存储单元，这称为,字选,片选信号和字选信号均由,CPU,发出的地址信号经译码电路产生片选信号由存储器芯片的外部译码电路产生，这是需要自行设计的部分,；,字选信号,由存储器芯片的内部译码电路产生，这部分译码电路,不需用户设计,片选信号产生常用的两种方法是：,线选法,和,译码法3.,片选信号的连接,40,/46,（,1,）线选法,当存储器容量不大，所使用的存储芯片数量不多，而,CPU,寻址空间远远大于存储器容量时，,可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，,这种方法称为线选法。

线选法特点：,连接简单，片选信号的产生，不需复杂的逻辑电路只用一条地址线与,/MREQ,的简单组合就可产生有效的,/CS,信号但会产生地址重叠和地址不连续的问题41,/46,线选法举例,(1),【,例,】,某一计算机，共有16条地址线，现接入1,KB,的,RAM,和1,KB,的,ROM,，,由此可以确定，当地址范围要求如下图所示时，字选线为10条，可用,A,0,~A,9,充当，若用,A10,作片选，则,RAM,和,ROM,的地址为图中的第一组；若用,A11,作片选，地址范围如图中的第二组从图可知，,A,11,作片选时，,RAM,和,ROM,的地址已不连续42,/46,片选,,信号,高,8,位地址,,,,,,,,第,8,位地址,地址范围,,A15… … … … … … …A8 A7… … ………A0,,,,,,,,,,(A10),首址,×,×,×,×,×,0,0,0,0 0 0 0 0 0 0 0,0000H,(A10),末址,×,×,×,×,×,0,1,1,1 1 1 1 1 1 1 1,03FFH,(A10),首址,×,×,×,×,×,1,0,0,0 0 0 0 0 0 0 0,0400H,(A10),末址,×,×,×,×,×,1,1,1,1 1 1 1 1 1 1 1,07FFH,(A11),首址,×,×,×,×,0,×,0,0,0 0 0 0 0 0 0 0,0000H,(A11),末址,×,×,×,×,0,×,1,1,1 1 1 1 1 1 1 1,03FFH,(A11),首址,×,×,×,×,1,×,0,0,0 0 0 0 0 0 0 0,0800H,(A11),末址,×,×,×,×,1,×,1,1,1 1 1 1 1 1 1 1,0BFFH,线选法地址分配表,(1),43,/46,例,6.4,：某微机系统有,16,根地址线，用线选法扩充,4,片,1K,存储器。

1,）,,1KB,,,CS,（,2,）,,1KB,,,CS,（,3,）,,1KB,,,CS,（,3,）,,1KB,,,CS,1,,,1,,,1,,,1,,,A,10,A,11,A,13,A,11,A,0,~A,9,图,6.3,线选结构示意图,线选法举例,(2),44,/46,片选,,信号,高,8,位地址,,,,,,,,第,8,位地址,地址范围,,A15… … … … … … …A8 A7 …… … ……A0,,,,,,,,,,1#,首址,×,×,0,0,0,1,0,0,0 0 0 0 0 0 0 0,0400H,1#,末址,×,×,0,0,0,1,1,1,1 1 1 1 1 1 1 1,07FFH,2#,首址,×,×,0,0,1,0,0,0,0 0 0 0 0 0 0 0,0800H,2#,末址,×,×,0,0,1,0,1,1,1 1 1 1 1 1 1 1,0BFFH,3#,首址,×,×,0,1,0,0,0,0,0 0 0 0 0 0 0 0,1000H,3#,末址,×,×,0,1,0,0,1,1,1 1 1 1 1 1 1 1,13FFH,4#,首址,×,×,1,0,0,0,0,0,0 0 0 0 0 0 0 0,2000H,4#,末址,×,×,1,0,0,0,1,1,1 1 1 1 1 1 1 1,23FFH,线选法地址分配表（,2,）,45,/46,用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个惟一的内存地址。

优点：可实现地址连续，可以译出更多的有效片选地址；,,缺点：硬件电路较复杂常用译码器：,74SL138,（,3-8,译码器）、,74LS139,（双,2-4,译码器）等2,） 全译码法,46,/46,74LS138,和,74LS139,译码器引脚配置图,47,/46,输入,,输出,G1,C B A,,× × 1,×× ×,1 1 1 1 1 1 1 1,× 1 ×,×× ×,1 1 1 1 1 1 1 1,0 × ×,×× ×,1 1 1 1 1 1 1 1,1 0 0,0 0 0,0,1 1 1 1 1 1 1,1 0 0,0 0 1,1,0,1 1 1 1 1 1,1 0 0,0 1 0,1 1,0,1 1 1 1 1,1 0 0,0 1 1,1 1 1,0,1 1 1 1,1 0 0,1 0 0,1 1 1 1,0,1 1 1,1 0 0,1 0 1,1 1 1 1 1,0,1 1,1 0 0,1 1 0,1 1 1 1 1 1,0,1,1 0 0,1 1 1,1 1 1 1 1 1 1,0,74LS138,真值表,48,/46,【,例,】,某计算机共有16条地址线，需扩充,12KB,存储系统，其中低,8KB,为,EPROM,，高,4KB,为,RAM,。

存储器扩充如左图所示译码法举例,≥1,≥1,采用全译码法的存储器系统电路图,49,/46,采用全译码的存储器系统的地址分配表,芯片,A15,A14,A13,A12,A11,A10~A0,地址范围,2732,（,1,）,0,0,0,0,0,0~0,0000H~0FFFH,,,,,,1,1~1,,2732,（,2,）,,0,0,1,0,0~0,1000H~1FFFH,,,,,,1,1~1,,6116,（,1,）,0,0,1,0,0,0~0,2000H~27FFH,,,,,,0,1~1,,6116,（,2,）,,0,1,0,1,0~0,2800H~2FFFH,,,,,,1,1~1,,50,/46,本节小结,位扩展：,字长不够时进行的扩展，即数据线的扩展；,,字扩展：,容量不够时进行的扩展，即地址线的扩展；,,字位扩展：,数据线和地址线都进行的扩展若已有存储芯片的容量为,L×K，,要构成容量为,M ×N,的存储器，需要的芯片数为：,（,M / L） ×（N / K）,,线选法：,用高位地址线直接作为片选线简单，但有地址重叠和地址不连续的问题译码法：,将高位地址线全部用于片选需要译码器，但可保证每一个地址的唯一性。

首页,51,/46,4.80x86,的存储系统,主要内容：,,8086,存储器的组织模式，奇库和偶库的概念；,,8086,和,8088,存储器的连接方式52,/46,8086,CPU,在组织1,MB,的存储器时，,其空间实际上被分成两个512,KB,的存储体,（或称为存储库），分别叫做,高位库,和,低位库,高位库与8086数据总线中的,D,15,~D,8,相连，库中每个地址均为奇数；,,低位库与数据总线中的,D,7,~D,0,相连，库中每个地址均为偶数8086,存储器的组织模式如下图所示1,）,8086,存储系统,53,/46,,16,位微机系统的内存组织,MOV AL,[2000H];,A0=0,且,/BHE=1,，按字节访问偶地址，数据在,D7~D0,传输MOV BL,[2001H];,A0=1,且,/BHE=0,，按字节访问奇地址，数据在,D15~D7,传输MOV AX,[2002H];,A0=0,且,/BHE=0,，按规则字同时访问两个存储体，数据在,D15~D0,传输，需一个总线周期MOV BX,[2003H];,按非规则字分时访问两个存储体，需两个总线周期8086,访问存储器示意,┇,AB,CD,25,84,31,┇,1000H:2000H,1000H:2001H,1000H:2002H,1000H:2003H,1000H:2004H,,,规则字,规则字,,,非规则字,55,/46,【,例,】,设某微机系统必须扩展内存芯片,RAM 32KB,，扩充内存空间为,10000H,开始的连续存储区。

存储芯片采用,16K×8,的,RAM,芯片，扩展到,16K×16,位CPU,为,8086,,（,1,）试画出存储器连线结构图2,）写出各,RAM,的所在地址空间分析：,8086,地址线为,20,条，数据线,16,条，需要由信号,/BHE,、,A0,来分别选择奇、偶地址，组成,16,位数据8086,存储系统举例,56,/46,解：（,1,）共需要芯片（,16K×16,）,/,（,16K×8,）,=2,片,,（,2,）总容量所占地址为,15,条，片内地址线数,14,条3,）由内存起始地址,10000H,，及单片,RAM,的存储容量,16K×8,，可得出其编址情况如下：,,8086,存储系统举例分析,57,/46,,,奇 库,偶 库,8086,存储器连接地址分配表,58,/46,,,8086,存储器连接电路图,,59,/46,本节小结,本节主要介绍了,8086,存储器的组织模式8086,有,20,根地址线和,16,根数据线，其,1MB,存储器分为两个,512KB,的存储体，分别叫做高位库（奇库）和低位库（偶库）分别用,/BHE,和,A0,来作为库的选择线实际连接时要主要片内地址线要从,A1,开始选择。

首页,60,/46,本讲小结,本讲主要介绍了存储器的基本概念和存储系统的扩充方式重点掌握存储器的字扩展、位扩展和字位扩展的方法重点掌握片选信号的两种连接方法：,线选法和译码法,了解,8086,存储器的扩充方法，注意,8086,存储器扩展时有奇库和偶库之分作业：,P202 12,，,13,，,14,，,15,首页,。