广东工业大学(832)计算机组成原理考研答案（2022-2022年）（广工自主命题改卷比较松）.docx

广东工业大学(832)计算机组成原理考研答案（2022-2022年）（广工自主命题，改卷比较松） 1． 什么是“程序访问的局部性”？存储系统中哪一级采纳了程序访问的局部性原理？答：程序的局部性原理，即程序的地址访问流有很强的时序相关性，将来的访问模式与最近已发生的访问模式相像依据这一局部性原理，把主存储器中访问概率最高的程序运行的局部性原理指在一小段时间内，最近被访问过的程序和数据很可能再次被访问在空间上这些被访问的程序和数据往往集中在一小片存储区在访问依次上指令依次执行比转移执行的可能性大存储系统中Cache-主存层次和主存-辅存层次均采纳了程序访问的局部性原理2． 简述计算机的中断处理过程与调用子程序程序的区分 答：两者的根本区分表此时此刻效劳时间和效劳对象上不一样1〕调用子程序发生的时间是确定的和固定的，即在主程序的调用指令〔CALL〕执行时发生主程序调用子程序过程，调用指令所在位置是确定的和固定的；而中断过程发生的时间一般是随机的，CPU在执行某一主程序时受到中断源提出的中断申请，就发生中断过程，而中断申请一般由硬件电路产生，申请时间是随机的也可以说，调用子程序是程序设计者事先支配好的，而执行中断效劳程序是由系统工作环境随机确定的。

2〕子程序完全为主程序效劳，两者属于主从关系主程序须要子程序时就去调用子程序，并把调用结果带回主程序接着执行而中断效劳程序与主程序二者一般是无关的，两者是平行关系3〕主程序调用子程序的过程完全属于软件处理过程，不须要特地的硬件电路，而中断处理系统是一个软、硬件结合的系统，须要特地的硬件电路才能完成中断处理的过程4〕子程序嵌套可以实现假设干级，嵌套的最多级数受计算机内存开拓的堆栈大小限制；而中断嵌套级数主要由中断优先级来确定，一般优先级不会很大从宏观上看，虽然程序中断方式克制了程序查询方式中CPU\踏步\现象，实现了CPU与IO并行工作，提高了CPU的资源利用率，但从微观操作分析，CPU在处理中断程序时，仍需暂停原程序的正常运行，尤其是当高速I/O设备或协助存储器频繁地、成批地与主存交换信息时，需不断打断CPU执行现行程序，而执行中断效劳程序 另解：1〕子程序调用是预先支配好的，程序中断是随机发生的；2〕调用子程序，是为主程序效劳的，而中断程序与主程序的程序毫无关系； 3〕子程序是由调用指令给出目标地址，中断是通过隐指令获得中断效劳程序的入口地址3． 简述risc和cisc的区分RISC是精简指令集计算机的简称，其特点是指令集简洁、指令编码较为标准、易用流水线的技术提高性能、一般采纳load-store构造、通用存放器的个数较多，优点是设计简洁、主频高，缺点是程序较大、依靠编译器的优化。

CISC是困难指令集计算机的简称，其特点是指令集困难、指令条数多、指令编码不标准、流水线的实现较困难、一般支持多种寻址方式，优点是程序较小、编译器的要求较低，缺点是设计困难、主频较低1 4． 简要描述外设进展 DMA 操作的过程及 DMA 方式的主要优点1)外设发出 DMA 恳求；(2)CPU 响应恳求，DMA 限制器从 CPU 接收总线的限制； (3)由 DMA 限制器执行数据传送操作；(4)向 CPU 报告 DMA 操作完毕主要优点是数据数据速度快简要DMA 限制器的组成和操作的过程 (1)内存地址计数器：用于存放内存中要交换的数据的地址在 DMA传送前，须通过程序将数据在内存中的起始位置(首地址)送到内存地址计数器而当 DMA 传送时，每交换一次数据，将地址计数器加“1”，从而以增量方式给出内存中要交换的一批数据的地址2)字计数器：用于记录传送数据块的长度(多少字数)其内容也是在数据传送之前由程序预置，交换的字数通常以补码形式表示在DMA传送时，每传送一个字，字计数器就加“1”当计数器溢出即最高位产生进位时，表示这批数据传送完毕，于是引起DMA限制器向CPU发出中断信号3)数据缓冲存放器：用于暂存每次传送的数据(一个字)。

当输入时，由设备(如磁盘)送往数据缓冲存放器，再由缓冲存放器通过数据总线送到内存反之，输出时，由内存通过数据总线送到数据缓冲存放器，然后再送到设备 (4)“DMA恳求”标记：每当设备打算好一个数据字后给出一个限制信号，使“DMA 恳求”标记置“1”该标记置位后向“限制/状态”逻辑发出DMA恳求，后者又向CPU发出总线运用权的恳求(HOLD)，CPU响应此恳求后发回响应信号HLDA，“限制/状态”逻辑接收此信号后发出DMA响应信号，使“DMA 恳求”标记复位，为交换下一个字做好打算5)“限制/状态”逻辑：由限制和时序电路以及状态标记等组成，用于修改内存地址计数器和字计数器，指定传送类型(输入或输出)，并对“DMA恳求”信号和CPU响应信号进展协调和同步6)中断机构：当字计数器溢出时，意味着一组数据交换完毕，由溢出信号触发中断机构，向CPU提出中断报告2 5． 现有如下存储芯片：2K×1 的ROM 、4K×1 的RAM 、8K×1 的ROM假设用它们组成容量为16KB 的存储器，前4KB 为ROM ，后12KB 为RAM ，CPU 的地址总线16 位 (1) 各种存储芯片分别用多少片？(2) 正确运用译码器及门电路，并画出相应的逻辑构造图。

(3) 指出有无地址重叠现象解：(1) 16片2K×1 的ROM 、24片4K×1 的RAM (2)见下列图：(3)有地址重叠现象因为地址线A14A15没有参与译码 地址安排： 逻辑构造图： 3 6． 某计算机的数据通路如下图，其中M—主存， MBR—主存数据存放器， MAR—主存地址存放器， R0-R3—通用存放器， IR—指令存放器， PC—程序计数器〔具有自增实力〕， C、D--暂存器， ALU—算术逻辑单元〔此处做加法器对待〕， 移位器—左移、右移、直通传送全部双向箭头表示信息可以双向传送 (1) 请按数据通路图画出“ADD〔R1〕，〔R2〕+”指令的指令周期流程图该指令的含义是两个数进展求和操作其中源操作地址在存放器R1中，目的操作数寻址方式为自增型存放器间接寻址〔先取地址后内容加1〕 解：“ADD 〔R1〕，〔R2〕+”指令是SS型指令，两个操作数均在主存中其中源操作数地址在R1中，所以是R1间接寻址目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进展修改指令周期流程图如下：(2) 画出指令“ADD R1 R2”〔存放器R1的内容与存放器R2的内容相加，结果存至R2〕指令周期流程图〔或微操作序列〕 (3) 比拟上述两条指令执行速度。

4 2022年分析设计题72.主存容量为4MB，虚存容量为1GB，按64位寻址，那么虚拟地址和物理地址各为多少位?如页面大小为4KB，那么页表长度是多少? 解：主存容量为4MB，物理地址22位；虚存容量为1GB，虚拟地址30位；页表长度，即页面数=1GB/ 4KB=218=256K3.某总线在一个总线周期中并行传送4个字节的数据(1)假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，那么总线带宽是多少?(2)假如一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，那么总线带宽是多少?(3)分析哪些因素影响带宽？[解] (1) 总线带宽用Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用D表示，依据定义可得Dr = D/T = D×1/T = D×f = 4B×33×1010000/s=132MB/s (2) 因为64位=8B， Dr= D×f = 8B×66×1010000/s=528MB/s (3) 总线带宽是总线能供应的数据传送速率，通常用每秒钟传送信息的字节数〔或位数〕来表示影响总线带宽的主要因素有：总线带宽，传送距离，总线发送和接收电路工作频率限制以及数据传送形式。

4、指令格式构造如下所示，试分析指令格式及寻址方式特点 解：指令格式及寻址方式特点如下： ① 单字长二地址指令；② 操作码OP可指定=64条指令；③ RR型指令，两个操作数均在存放器中，源和目标都是通用存放器〔可分别指定16个存放器之一〕；④ 这种指令格式常用于算术逻辑类指令 类似题：指令格式构造如下所示，试分析指令格式及寻址方式特点 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定26=64条指令；③ RS型指令，两个操作数一个在存放器中〔16个存放器之一〕，另一个在存储器中〔由变址存放器和偏移量确定〕，变址存放器可有16个5 本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第8页 共8页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页第 8 页 共 8 页。