基于CPLD技术的大型广告牌制作.docx

毕业论文毕业论文题目:基于CPLD技术的大型广告牌制作基于CPLD技术的大型广告牌制作摘要：本文详细介绍了基于单片机89S52和复杂逻辑器件EPM712884-15的LED点阵式汉 字显示系统的硬件结构、功能特点、显示数据的处理方式、软件框图，并给出部分程序该 系统能完成时间显示、汉字动画处理、循环显示等功能关键词：单片机、复杂逻辑器件、LED点阵A large scale of billboard production bases on CPLDAbstract： The thesis introduces detailed the hardware structure, functional features, the ways to deal with the demonstration data, software frame of the LED lattice character system which bases on the monolithic integrated circuit 89S52 and the complex logical appliance. Meanwhile, it shows partial procedures. This system can complete such functions as: displaying the time; handling the cyclic display of character and so on.Key words： Monolithic integrated circuit; Complex logical component; LED lattice目录前言 31. 原理图 42. 硬件部分 62. 1 单片机AT89S52 62. 2 CPLD EPM7128SL 62. 2. 1介绍CPLE的技术 62. 2. 2 EPM7128SL的主要特征及工作方式 72. 3 MAX+PLUS 92. 3. 1 74154 集成电路 92. 3. 2列驱动所需逻辑功能的实现 92. 3.3行驱动所需逻辑功能的实现 102. 3.4行驱动电路 102. 3. 5列驱动电路 122.4 ISP 下载线 132. 5三色点阵 142. 6系统字库数据存储部EEPROM AT24C64 162. 7 电源 163. 软件部分 163. 1静态字的显示原理 163. 2移动字的显示原理 173. 3字模取模 174. 总结 18致谢 19参考文献 20附录程序 21前言现在流行的LED显示屏多采用扫描显示方式.扫描显示的原理是基于人 眼的视觉暂留效应，各显示行（列）轮流显示，只要刷新频率不小于24帧/s,人 眼感觉到的将是完整的图象.不论图形还是文字，只要控制其组成这些图形或文 字的各个点所对应的LED器件发光，就可以得到我们想要的显示结果，显示的 方法有静态驱动显示和动态扫描显示两种。

同时控制各个发光点亮灭的方法称为 静态驱动显示方式，这种显示方法需要扩展单片机的端口，设计出来的实物不论 从体积还是从经济上都很庞大所以，在设计时，我们采用动态扫描显示方法 动态扫描的意思简单地说就是逐行轮流点亮，这样各列就可以公用一个列驱动 器，就16 xl6的点阵来说，把所有同一行的发光管的阳极连在一起，把所有同 一列的发光管的阴极连在一起，通过单片机送出对应第1行发光管亮灭的数据给 锁存器锁存，选通第1行并使其燃亮一虔时间，然后熄灭：再送出第2行数据 并锁存，选通第2行使其燃亮相同的时间，然后熄灭；照此类推，第16行之后， 又重新燃亮 第1行，反复轮回当这样轮回的速度足够快时（每秒24次以上）， 由于人眼视觉的暂留现象，就能看到显示屏上稳虔不闪烁的图形了采用扫描方 式进行显示时，每行有一个行驱动器，各行的同名列共用一个列驱动器显示数 据通常存储在单片机的存储器中显示时要把一行中各列的数据都传送到相应的 列驱动器上去，从控制电路到列驱动器的数据传输可以采用并行方式或串行方 式采用并行方式时，从控制电路到列驱动器的线路数量大，相应的硬件数目多 当列数很多时，并行传输的方案是不可取的而采用8位并行总线片选芯片的方 法来完成列数据的传输.单片机采用89S52,晶振采用24MHz，以提高刷新的 频率使显示更稳虔。

P1 口输出行号经EPM7128-8牛15译码后，产生行选通信号 送入显示器的行（发光二极管的阳极）进行轮流显示单片机的P0 口用于发送8 位列数据，P2 口输出行号经EPM7128-8牛15译码后产生列选通信号，进行列芯片 选通.在一般的比较小的广告牌里面，只需要有到单片机的I/O 口，就可以制作成 不过在我们的32*64的三色大型组合点阵中，要通过CPLD技术来作扩展，重难 度上也增加了不少单片机P1 口输出行号经EPM7128-8牛15译码后选通第一行, P0 口发送8位显示数据到列驱动芯片TIPC8B273, P2 口输出行号经 EPM7128-8牛15译码后产生列驱动芯片选通信号，进行列芯片选通.选中的芯片会 把8位列列显示数据锁存到列驱动输出I/O 口上•驱动三色点阵的列•因为一行有 64个点而一块驱动芯片是8位.所以选通第一行后要送8个8位列显示数据到列 驱动芯片TIPC8B273完成一行的显示.32*64三色点阵一共有32行.所以要循环 32次1.原理图：如图1. 1该显示牌由显示模块、控制模块、行驱动模块、列驱动模块、ISP下 载线接口、电源组成能够显示三种颜色（红、黄、橙）；存储200个汉字。

文 字和图片能向左移动和向上移动.•显示模块：由32块8*8的双色点阵组成；•控制模块：用89S52作为控制核心（有8K的FLASH ROM ）;•行驱动电路：由EPM7128-15可编程逻辑器件及达林顿管tipcl27驱动放大电 路构成；•列驱动电路：由两组（红色一组、黄色一组）TIPC6B273及EPM7128T5可编程 逻辑器件构成，• ISP下载线接口：是用下载程序的，方便显示内容的更改•电源：是用开关电源来供电的通过在电脑中输入想要显示的内容，用字模转换软件提取字模将字模复制到 程序中，更改程序中的字符数，重新编译然后通过ISP下载线直接下载到单片 机里面这样三色广告牌能从右到左和从下到上显示刚才输入的文字1WWWO3=-a::aH.3ii3--.a::3--.J■ -:!=■图1.18位显示数襦1.2原来框图2.硬件部分该三色广告牌，主要由单片机AT89S52,基于CPLD技术的EPM7128SL,MAX+PLUS 的逻辑电路功能实现，ISP下载线接口，32块8x8的三色点阵，用于存方字库 的EEPR0MAT24c64,输出5v的直流开关电源所组成2. 1 单片机 AT89S52核心芯片采用ATMEL公司的51系列单机 AT89S52,该芯片带有8K的程序程序存贮空 间，256字节的RAM,六个中断源，带有ISP 监控程序，可下载。

其中P2. 5—P2. 0 口是行驱动，选择任一行 亮,P2. 4控制前16行的开关允许,P2. 5控制后 16行的开关允许；P1. 4—P1. 0 口是列驱动，锁存任一点阵数 据,P1. 4是锁存的开关允许,0开，1关.P0作为数据输出口 ；P3. 3, P3. 4 分别是 EEPROM 的 SDA 和 SCL 口.^OBral、0砲41、B12、C13、D146781B9PO.O P2.0PO.l P2.1P0.2P0.3P0.4P0.5P0.6P0.7P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.6P2.2 P2.3P2.4P2.5P2.6P2.7P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7XI PSENX2ALEEARESTA228B227C226D225E2242322213TXU121：3b*15h5F71?3(J392.2 CPLD EPM7128SL2. 2. 1 CPLE 技术随着大规模集成电路和单片机的迅速发展，复杂可编程逻辑器件(CPLD)具有使用 灵活、可靠性高、功能强大的优点，在电子产品设计中得到了广泛的应用CPLD 可实现在系统编程，重复多次，而且还兼容IEEE1149・l(JTAG)标准的测试激励 端和边界扫描能力，若使用CPLD器件进行开发，不仅可以提高系统的集成化程度、 可靠性和可扩充性，而且还可大大缩短产品的设计周期。

由于CPLD采用连续连接 结构，易于预测延时，从而使电路仿真更加准确CPLD是标准的大规模集成电路 产品，可用于各种数字逻辑系统的设计近年来，随着采用先进的集成工艺和大 批量生产，CPLD器件成本不断下降，集成密度、速度和性能都大幅度提高，这样 一个芯片就可以实现一个复杂的数字电路系统；再加上使用方便的开发工具，给 设计修改带来很大方便2. 2. 2. EPM7128SL的主要特征及工作方式EPM7128SL是Ahera公司生产的CPLD芯片，该芯片密度为6000门，有60个专用I/O 口，PLCC84封装，正常工作温度范围0〜70C该CPLD芯片内部结构如图1所示IWT/GCU r—> ann/GOA oMPin/oti owuT/oei oo P • PBtsstsI*ss宏隼元33 to 48宪单元49 to MLAB B宏单元图1 CPLD芯片内部结构从图中可以看出，该芯片内部由逻辑阵列模块、可编程I/O单元和可编程连线阵 列三部分组成每个逻辑阵列模块中包含16个宏单元，共128个宏单元可编程I /0单元能兼容TrF L和CMOS多种接口和电压标准，可配置为输入、输出、双向、 集电极开路和三态等形式，能提供适当的驱动电流，以降低功耗，防止过冲 和减少电源噪声。

可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I / 0 单元之间提供信号连接1313161618181620222323252626TDI61IXE 乂9、口 LL EXIg6L寸K IsIgl laEXg.・so1NOUAQIOHQIGNOQIQI0*1QI c272829303132IQI/OI/OIQIQIQIQIQ TMSI/OIQ VCCIOIQI/OIQI/OI/OGNDEPM7128SLI/OI/OGNDTDOIQI/O I/O I/O VCIOIADI/O IQT。